用verilog實現的搶答器程序,在Quartus II上編譯通過并成功運行
標簽： verilog Quartus 搶答器 程序
上傳時間： 2014-01-14
上傳用戶：sunjet
檔名 : 網路暗棋.zip 下載數:45 檔案大小:198945 Bytes 上傳時間:2006-01-12 02:25
標簽： 198945 Bytes 2006 zip
上傳時間： 2013-12-24
上傳用戶：小寶愛考拉
四位全加器語言描述是以文本方式上傳的，呵呵，希望大家有幫助
標簽： 全加器 語言 方式
上傳時間： 2014-01-26
上傳用戶：siguazgb
4位數值比較器MC14585B.能夠將兩個輸入信號比較的各種情況送到輸出端口上.本程序基于VHDL語言,開發環境是MAXPLUS2
標簽： MAXPLUS2 14585 VHDL MC
上傳時間： 2016-03-09
上傳用戶：363186
DE2板上的hello程序,實現在8個七段譯碼器上循環顯示hello
標簽： hello DE2 程序 循環顯示
上傳時間： 2016-03-10
上傳用戶：葉山豪
PocketPC上很好用的文件管理器,而且里面的封裝性很好,學windows mobile開發的兄弟,值得一看
標簽： PocketPC windows mobile 文件管理
上傳時間： 2013-12-17
上傳用戶：epson850
windows mobile上很好用的音頻播放器希望大家會喜歡
標簽： windows mobile 音頻播放器 家
上傳時間： 2013-12-23
上傳用戶：TF2015
使用WM6系統上的連接管理器和ＲＡＳ進行網絡建立和斷開的操作．
標簽： WM6 斷開 操作
上傳時間： 2016-03-12
上傳用戶：1079836864
計算 Fibonacci數 本程序特點 不受機器寄存器字長的限制，通過一個8為寄存器，通過修改RESULTS和TEMP的存儲空間長度，用外存模擬內存計算，以達到計算任意階Fibonacci數的目的
標簽： Fibonacci 計算 程序 機器
上傳時間： 2014-12-09
上傳用戶：tzl1975
簡易數字頻率計利用復雜可編程邏輯器件FPGA,VHDL編程將所有功能模塊集成在一塊芯片上。功能模塊包括時基脈沖發生器、計數器、數據鎖存器和顯示電路4部分。設計時先分別設計各功能模塊，并調試得到正確仿真結果，然后將各個功能模塊組合起來。最后作整體仿真、下載，得到實物。由于采用純數字硬件設計制作，穩定性、可靠性遠遠高于使用單片機或模擬方式實現的系統，外圍電路簡單。該數字頻率計達到預期要求，實現了可變量程測量，測量范圍0.1Hz—9999MHz，精度可達0.1Hz。
標簽： FPGA VHDL 模塊 分
上傳時間： 2016-03-20
上傳用戶：qq521
蟲蟲下載站版權所有 京ICP備2021023401號-1
