fpga功能實(shí)現(xiàn)有限字長(zhǎng)響應(yīng)FIR，用verilog編寫(xiě)
標(biāo)簽： fpga FIR 有限字長(zhǎng)
上傳時(shí)間： 2013-08-24
上傳用戶：hz07104032
TI推薦的ALTERA的FPGA電源器件選型手冊(cè),比較實(shí)用
標(biāo)簽： ALTERA FPGA 電源器件 選型手冊(cè)
上傳時(shí)間： 2013-09-04
上傳用戶：2467478207
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語(yǔ)言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳用戶：a471778
JTAG programmator for DSP TI
標(biāo)簽： programmator JTAG DSP for
上傳時(shí)間： 2013-09-09
上傳用戶：541657925
TI最新處理器OMAP3530原理圖。對(duì)于新設(shè)計(jì)有很大參考意義。
標(biāo)簽： OMAP 3530 處理器 原理圖
上傳用戶：gmh1314
TI的DM355原理圖，orcad格式可以使用altium6轉(zhuǎn)為protel格式的
標(biāo)簽： 355 DM 原理圖
上傳時(shí)間： 2013-09-10
上傳用戶：xcy122677
空間多媒體通信過(guò)程中存在的不可預(yù)測(cè)的分組數(shù)據(jù)丟失、亂序，可變的鏈路傳輸及處理時(shí)延抖動(dòng)以及收發(fā)端時(shí)鐘不同步與漂移等問(wèn)題，這可能導(dǎo)致接收端在對(duì)音視頻數(shù)據(jù)進(jìn)行顯示播放時(shí)產(chǎn)生音視頻不同步現(xiàn)象。為了解決此問(wèn)題，提出了一種改進(jìn)的基于時(shí)間戳的空間音視頻同步方法，該方法采用一種相對(duì)時(shí)間戳映射模型，結(jié)合接收端同步檢測(cè)和緩沖設(shè)計(jì)，能夠在無(wú)需全網(wǎng)時(shí)鐘和反饋通道的情況下，實(shí)現(xiàn)空間通信中的音視頻同步傳輸，并在接收端進(jìn)行同步播放顯示。對(duì)該方法進(jìn)行了仿真，結(jié)果表明了設(shè)計(jì)的可行性。同步前的均方根誤差SPD值平均在150 ms左右，最大能達(dá)到176.1 ms。文中方法能將SPD值控制在60 ms左右，不僅能實(shí)現(xiàn)音視頻同步傳輸，并且開(kāi)銷很小，可應(yīng)用在空間多媒體通信中。
標(biāo)簽： 音視頻
上傳時(shí)間： 2013-11-21
上傳用戶：comer1123
ADC需要FFT處理器來(lái)評(píng)估頻譜純度，DAC則不同，利用傳統(tǒng)的模擬頻譜分析儀就能直接 研究它所產(chǎn)生的模擬輸出。DAC評(píng)估的挑戰(zhàn)在于要產(chǎn)生從單音正弦波到復(fù)雜寬帶CDMA信 號(hào)的各種數(shù)字輸入。數(shù)字正弦波可以利用直接數(shù)字頻率合成技術(shù)來(lái)產(chǎn)生，但更復(fù)雜的數(shù)字 信號(hào)則需要利用更精密、更昂貴的字發(fā)生器來(lái)產(chǎn)生。 評(píng)估高速DAC時(shí)，最重要的交流性能指標(biāo)包括：建立時(shí)間、毛刺脈沖面積、失真、無(wú)雜散 動(dòng)態(tài)范圍(SFDR)和信噪比(SNR)。本文首先討論時(shí)域指標(biāo)，然后討論頻域指標(biāo)。
標(biāo)簽： 013 DAC MT 性能
上傳時(shí)間： 2013-10-27
上傳用戶：Vici
TI運(yùn)放選型
標(biāo)簽： 運(yùn)放 選型
上傳時(shí)間： 2014-12-23
上傳用戶：黃蛋的蛋黃
2012黑龍江省賽區(qū)TI杯競(jìng)賽題，包括本科組和高職大專組。
標(biāo)簽： 2012 黑龍江 競(jìng)賽題
上傳時(shí)間： 2013-12-19
上傳用戶：niumeng16
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
