利用Multisim 10仿真軟件對共射極放大電路進行了計算機輔助設計和仿真。運用直流工作點對靜態工作點進行了分析和設定；利用波特圖示儀分析了電路的頻率特性；對電壓增益、輸入電阻和輸出電阻進行了仿真測試，測試結果和理論計算值基本一致。研究表明，Multisim 10仿真軟件具有強大的設計和仿真分析功能，可以縮短設計周期，保障操作安全，方便調試、節省成本和提高設計質量等。
上傳時間： 2014-12-23
上傳用戶：dianxin61
介紹由傳輸線變壓器(又稱為魔T 混合網絡) 構成功率合成和功率分配的工作原理以及在射頻大功率放大器中的應用。
上傳時間： 2014-08-15
上傳用戶：ghostparker
射頻遙控在家電遙控器中的應用電路圖
上傳時間： 2013-11-19
上傳用戶：erkuizhang
利用MOS場效應管(MOSFET)，采取AB類推挽式功率放大方式，采用傳輸線變壓器寬帶匹配技術，設計出一種寬頻帶高功率射頻脈沖功率放大器模塊，其輸出脈沖功率達1200W，工作頻段0.6M~10MHz。調試及實用結果表明，該放大器工作穩定，性能可靠
上傳時間： 2013-11-17
上傳用戶：waitingfy
射頻電路PCB設計
上傳時間： 2014-01-13
上傳用戶：a1054751988
Allegro15[1].X培訓教材
上傳時間： 2013-10-22
上傳用戶：bpgfl
PCB 設計對于電路設計而言越來越重要。但不少設計者往往只注重原理設計,而對PCB 板的設計布局考慮不多,因此在完成的電路設計中常會出現EMC 問題。文中從射頻電路的特性出發,闡述了射頻電路PCB 設計中需要注意的一些問題。
上傳時間： 2013-10-24
上傳用戶：jiangxiansheng
介紹了采用protel 99se進行射頻電路pcb設計的設計流程為了保證電路的性能。在進行射頻電路pcb設計時應考慮電磁兼容性，因而重點討論了元器件的布局與布線原則來達到電磁兼容的目的.關鍵詞 射頻電路 電磁兼容 布局
上傳時間： 2013-11-14
上傳用戶：竺羽翎2222
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
上傳時間： 2014-01-20
上傳用戶：蒼山觀海
