液位是工業生產中常見的測量參數，化工、石油、污水處理等各類工廠企業都要進行液位測量。目前，液位檢測技術飛速發展，新的液位測量儀表量程大、精度高、功能全，我國新型液位儀表大多依靠進口。由于超聲波測量液位具有非接觸測量、可測低溫介質、能夠定點和連續測量等優點，近年來，超聲液位測量技術取得了長足的進步，己成功應用于江河水位、化學和制藥工業、食品加工、罐裝液位等多種領域。 本文研制的是基于ARM的超聲波液位計。傳統的超聲波液位計一般使用8位的單片機作處理器，采用電子元件捕捉到超聲波回波信號后產生中斷，判斷超聲波的傳播時間。本文提出了使用32位ARM芯片做處理器，采用數字信號處理的方法來判斷超聲波傳播時間的設計方案。 本文使用高性能的ARM7TDMI-S內核的芯片LPC2119作為系統的運算控制器，加強了系統對超聲波回波信號的處理能力；使用A/D轉換器將回波信號轉換為數字信號，采用數字濾波處理信號，利用數值處理來判斷超聲波回波信號的起始點，提高了液位的測量精度；采用單換能器收發一體式電路設計，簡化了液位的計算；利用LPC2119芯片內部的CAN總線控制器設計了CAN總線通信接口；選用一線式數字溫度傳感器DSl8820進行溫度補償，避免了由于環境溫度的變化而產生的測量誤差。ARM芯片豐富的內部資源和I/0口線有利于今后擴展功能，升級系統。本超聲波液位計使用方便，精度高，能滿足工業生產中的要求。
標簽： ARM 超聲波液位計
上傳時間： 2013-04-24
上傳用戶：lwt123
本文首先介紹了主流8位MCU(微控制器)的通用架構，通過比較分析主流國際MCU半導體供應商的MCU產品，結合作者在德國英飛凌公司的項目實踐，分析了英飛凌XC866系列8位MCU的架構特點和功能特性。在此基礎上，介紹了該MCU芯片的系統集成方法，以及組成模塊的架構和功能。 LlN協議是當前廣泛應用的車載局部互連協議，作為英飛凌XC866MCU上很關鍵的一個外圍IP，本論文在介紹了MCU架構基礎上，設計實現了LlN控制器。LIN協議是UART在數據鏈路層上的擴展，其關鍵是LlN協議數據鏈路層的檢測實現。本文給出了一種可靠，高效的協議檢測機制，從而使軟件和硬件更好配合工作完成協議檢測。在完成LlN控制器設計后，本文結合了XC866ADC的架構，介紹了ADC模擬和系統的數字接口概念和實現要點，介紹了如何考慮分析選擇合理的數字接口方案。論文最后以XC866的系統架構為基礎，提出了一種高效的基于FPGA的IP原型驗證平臺方案，并以LlN控制器作為驗證這一平臺的IP，在FPGA上成功的實現了驗證方案。論文同時介紹了從SOC設計向FPGA原型驗證轉換時的處理方法及工程經驗，介紹了MCU及驗證平臺的測試平臺思想，以及基于FPGA原型和邏輯分析儀實時測試的MCU固件代碼覆蓋率測試方法。 目前8位MCU在中低端的應用越來越廣泛，特別是目前發展迅速的汽車電子和消費電子領域。因此對MCU架構的不斷研究和提高，對更多面向應用領域的IP的研究和設計，以及如何更快速的實現芯片驗證將極大的推動MCU在各個領域的應用和推廣，將產生極大的經濟和應用價值。
標簽： FPGA MCU 8位 架構
上傳時間： 2013-07-14
上傳用戶：李夢晗
ADS7824是美國BB公司生產的12位開關電容式逐次逼近型模/數轉換芯片.它具有與CPU的并行/串行接口,功耗低,片上資源豐富,接口靈活等特點.文中詳細介紹了ADS7824的工作原理、引腳定義、工作
標簽： 7824 ADS 4通道 并行
上傳時間： 2013-07-08
上傳用戶：yy307115118
作為嵌入式系統核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個SOC的性能。 與國際先進技術相比，我國在這一領域的研究和開發工作還相當落后，這直接影響到我國信息產業的發展。本著趕超國外先進技術，填補我國在該領域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進行了自己的努力和嘗試。經過幾年的探索，已經有多種自主知識產權的處理器芯片完成了設計驗證并逐漸進入市場化階段。我國已結束無“芯”的歷史，并向設計出更高性能處理器的目標邁進。 艾科創新微電子公司的VEGA處理器，是公司憑借自己的技術力量和科研水平設計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構架，采用五級流水線的設計，并且使用了高性能處理器所廣泛采用的虛擬內存管理技術。設計過程中采用自上而下的方法，根據其功能將其劃分為取指、譯碼、算術邏輯運算、內存管理、流水線控制和cache控制等幾個功能塊，使得我們在設計中能夠按照其功能和時序要求進行。 本文的首先介紹了MIPS微處理器的特點，通過對MIPS指令集和其五級流水線結構的介紹使得對VEGA的設計有了一個直觀的認識。在此基礎上提出了VEGA的結構劃分以及主要模塊的功能。作為采用虛擬內存管理技術的處理器，文章的主要部分介紹了VEGA的虛擬內存管理技術，將VEGA的內存管理單元(MMU)尤其是內部兩個翻譯后援緩沖(TLB)的設計作為重點給出了流水線處理器設計的方法。結束總體設計并完成仿真后，并不能代表設計的正確性，它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內容，介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元，FPGA的設計流程。VEGA的FPGA平臺是一完整的計算機系統，我們利用在線調試軟件XilinxChipscope對其進行了在線調試，修正其錯誤。 經過模塊設計到最后的FPGA驗證，VEGA完成了其邏輯設計，經過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達到120MHz的工作頻率，可在其平臺上運行Windows-CE和Linux嵌入式操作系統，達到了預計的設計要求。
標簽： MIPS FPGA 微處理器 模塊設計
上傳時間： 2013-07-07
上傳用戶：標點符號
8位電流模模數轉換器設計研究 8位電流模模數轉換器設計研究
標簽： 8位 電流模 模數轉換器
上傳時間： 2013-06-21
上傳用戶：kaixinxin196
隨著信息技術的發展，系統級芯片SoC(System on a Chip)成為集成電路發展的主流。SoC技術以其成本低、功耗小、集成度高的優勢正廣泛地應用于嵌入式系統中。通過對8位增強型CPU內核的研究及其在FPGA(Field Programmable Gate Arrav)上的實現，對SoC設計作了初步研究。 在對Intel MCS-8051的匯編指令集進行了深入地分析的基礎上，按照至頂向下的模塊化的高層次設計流程，對8位CPU進行了頂層功能和結構的定義與劃分，并逐步細化了各個層次的模塊設計，建立了具有CPU及定時器，中斷，串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數據通路的設計規劃。利用有限狀態機及微程序的思想完成了控制通路的各個層次模塊的設計規劃。利用組合電路與時序電路相結合的思想完成了定時器，中斷以及串行接口的規劃。采用邊沿觸發使得一個機器周期對應一個時鐘周期，執行效率提高。使用硬件描述語言實現了各個模塊的設計。借助EDA工具ISE集成開發環境完成了各個模塊的編程、調試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對其進行了完整的功能仿真和時序仿真。 設計了一個通用的擴展接口控制器對原有的8位處理器進行擴展，加入高速DI，DO以及SPI接口，增強了8位處理器的功能，可以用于現有單片機進行升級和擴展。 本設計的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時鐘頻率和指令的執行效率指標上均優于傳統的MCS-51內核。本設計以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結合開發出用戶需要的固核和硬核，可讀性好，易于擴展使用，易于升級，比較有實用價值。本設計通過FPGA驗證。
標簽： FPGA CPU 8位 增強型
上傳用戶：jlyaccounts
FFT/IFFT是時域信號與頻域信號之間轉換的基本運算，是數字信號處理的核心工具之一，因此，它廣泛地應用于許多領域。在數字化的今天，不論是在通信領域還是在圖像處理領域，對數字信號處理的速度、精度和實時性要求不斷提高。為滿足不斷提高的要求，國內外不斷地推出各種FFT/IFFT處理器，主要處理器有ASIC、DSP芯片、FPGA等。由于FPGA具有可反復編程的特點及豐富資源，所以它受到廣泛的關注。 本論文就是一種基于FPGA實現浮點型數據的FFT及IFFT處理器，該處理器使用A1tera公司的Stratix Ⅱ系列的FPGA芯片。它主要采用流水線結構，這種結構可以使各級運算并行處理，對輸入進來的數據進行連續處理，提高了運算速度，滿足了系統的實時性要求；另外處理器所處理的數據是32位浮點型的，因此它同時提高了運算的精度。
標簽： FPGA IFFT FFT 浮點
上傳時間： 2013-07-12
上傳用戶：cuicuicui
隨著SOC技術、IP技術以及集成電路技術的發展，RISC軟核處理器的研究與開發設計開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個行業開始得到了廣泛的應用，特別是在一些基于FPGA的嵌入式系統中有著越來越廣泛的應用前景。 該論文在研究了大量國內外技術文獻的基礎上，總結了RISC處理器發展的現狀與水平。認真分析了RISC處理器的基本結構，包括總線結構，流水線處理的原理，以及流水線數據通路和流水線控制的原理；并詳細分析了該設計采用的指令集——MIPS指令集的內在結構。設計出了一個32位RISC軟核處理器，這個軟核處理器采用五級流水線結構，能完成加法、減法、邏輯與、邏輯或、左移右移等算術邏輯操作，以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發板上進行驗證，證明了所設計的32位RISC處理器能準確的執行所選用的MIPS指令集，運行速度能達到30MHz，功能良好。 通過對所設計對象特點及其可行性的研究，選用了Altera公司QuartusⅡ軟件作為設計與仿真驗證的環境。在設計方法上，該課題采用了自頂向下的設計方法。在設計過程中采用了邊設計邊驗證這種設計與驗證相結合的設計流程，大大提高了設計的可靠性。該課題在設計過程中還提出了兩個有效的設計思路：第一是在32位寄存器的設計中利用FPGA的內部RAM資源來設計，減少了傳輸延時，提高了運行速度，并大大減少了對FPGA內部資源的占用；第二是在系統架構上采用了柔性化的設計方法，使得設計可以根據實際的需求適當的增減相應的部件，以達到需求與性能的統一。這兩個方法都有效地解決了設計中出現的問題，提高了處理器的性能。
標簽： FPGA RISC 處理器
上傳時間： 2013-07-21
上傳用戶：caozhizhi
現代IC設計中，隨著設計規模的擴大和復雜度的增長，驗證成為最嚴峻的挑戰之一。在現代ASIC設計中，很難用單一的驗證方法來對復雜芯片進行有效的驗證，為了將設計錯誤減少到可接受的最小量，需要將一系列的驗證方法和工具結合起來。 在64位全定制嵌入式CPU設計過程中，使用了多種驗證技術和方法，并將FPGA驗證作為ASIC驗證的重要補充，加強了設計正確的可靠性。 論文首先介紹了64位CPU的結構，結合選用的Xilinx的Virtex
標簽： FPGA CPU
上傳用戶：003030
建立了雙容水箱系統的數學模型，采用串級控制方案對雙容水箱液位系統進行控制，控制算法采用數字PID。確定了硬件設備，制作了雙容水箱液位控制系統。采用力控5.0 版組態軟件，對整個液位控制系統進行組態，構
標簽： 力控組態 軟件 液位控制系統
上傳時間： 2013-07-27
上傳用戶：harveyhan
蟲蟲下載站版權所有 京ICP備2021023401號-1
