<tr id="8iqss"></tr>
個(gè)人網(wǎng)路蒐集的數(shù)值方法（Numerical Methods）教程投影片，是英文的投影片
標(biāo)簽： Numerical Methods 教程 投影
上傳時(shí)間： 2014-01-16
上傳用戶：lhc9102
Computer Networks 4th Ed 學(xué)習(xí)電腦網(wǎng)路的實(shí)用原文書
標(biāo)簽： Computer Networks 4th Ed
上傳時(shí)間： 2013-12-18
上傳用戶：磊子226
演算法是指利用電腦解決問題所需要的具體方法和步驟。也就是說給定初始狀態(tài)或輸入數(shù)據(jù)，經(jīng)過電腦程序的有限次運(yùn)算，能夠得出所要求或期望的終止?fàn)顟B(tài)或輸出數(shù)據(jù)。本書介紹電腦科學(xué)中重要的演算法及其分析與設(shè)計(jì)技術(shù)
標(biāo)簽： 算法
上傳時(shí)間： 2017-06-09
上傳用戶：wys0120
龍族全部地圖端口(地圖全開的Mapserver),path的路徑請(qǐng)按照自己電腦上的路徑設(shè)置
上傳時(shí)間： 2017-08-02
上傳用戶：han_zh
其他雜類專輯 102冊(cè) 7.12G pdf[電子書]-中國成語大全 V2.0.exe
標(biāo)簽：
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
電阻和電容器優(yōu)先係數(shù)電阻和電容器優(yōu)先係數(shù)電阻和電容器優(yōu)先係數(shù)
標(biāo)簽： 電阻
上傳時(shí)間： 2021-12-12
上傳用戶：
隨著電信數(shù)據(jù)傳輸對(duì)速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對(duì)高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對(duì)延遲64ms,通過鏈路容量調(diào)整機(jī)制,可以動(dòng)態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對(duì)齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語言設(shè)計(jì),通過前仿真和后仿真的驗(yàn)證.以30萬門的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動(dòng)調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.
標(biāo)簽： FPGA 多路 傳輸 片的設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：asdkin
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
大型 TFT-LCD 的功率需求量之大似乎永遠(yuǎn)得不到滿足。電源必須滿足晶體管數(shù)目不斷增加和顯示器分辨率日益攀升的要求，並且還不能占用太大的板級(jí)空間。
標(biāo)簽： TFT-LCD 輸出穩(wěn)壓器 大型 顯示器
上傳時(shí)間： 2014-12-24
上傳用戶：watch100
設(shè)計(jì)了一種基于C8051F005 單片機(jī)控制多路PZT(壓電陶瓷)的驅(qū)動(dòng)電路，采用串行數(shù)據(jù)傳輸?shù)姆椒ǎ眯滦蛿?shù)模轉(zhuǎn)換器AD5308 具有8 通道DAC 輸出的特性，極大的簡化了電路設(shè)計(jì)，給出了硬件系統(tǒng)設(shè)計(jì)和軟件流程圖以及主要的軟件模塊設(shè)計(jì)。本電路主要用于自適應(yīng)光學(xué)合成孔徑成像相位實(shí)時(shí)校正系統(tǒng)中。結(jié)果表明，該電路可以成功為12 路PZT 提供所需的驅(qū)動(dòng)電壓。
標(biāo)簽： PZT 單片機(jī)控制 多路 驅(qū)動(dòng)
上傳時(shí)間： 2013-10-19
上傳用戶：pans0ul
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
