本書首版于1962年，目前已是第六版。得益于作者長期教學(xué)經(jīng)驗(yàn)的積累，本書已被國外許多著名大學(xué)選為電子、電力工程領(lǐng)域入門課程的教材。作者從3個(gè)最基本的科學(xué)定律(歐姆定律、基爾霍夫電壓定律和基爾霍夫電流定律)推導(dǎo)出了電路分析中常用的分析方法及分析工具。書中首先介紹電路的基本參量以及電路的基本概念，然后結(jié)合基爾霍夫電壓和電流定律，介紹節(jié)點(diǎn)和網(wǎng)孔分析法以及疊加定理、電源變換等常用電路分析方法，并將運(yùn)算放大器作為電路元件加以介紹；交流電路的分析開始于電容、電感的時(shí)域電路特性，然后分析RLC電路的正弦穩(wěn)態(tài)響應(yīng)，并介紹交流電路的功率分析方法，接著還對(duì)多相電路、磁耦合電路的性能分析進(jìn)行了介紹；為了使讀者更深入了解電路的頻域特性，本書還介紹了復(fù)頻率、拉普拉斯變換和s域分析、頻率響應(yīng)、傅里葉分析、二端口網(wǎng)絡(luò)等內(nèi)容。作者注重將理論和實(shí)踐相結(jié)合，很多例題、練習(xí)、章后習(xí)題還是正文中的應(yīng)用實(shí)例都取自于業(yè)界的典型應(yīng)用，這也是本書的一大特色。 本書可作為信息電子類、電氣工程類、計(jì)算機(jī)類和應(yīng)用物理類本科生的雙語教學(xué)用書，也可作為從事電子技術(shù)、電氣工程、通信工程領(lǐng)域工作的工程技術(shù)人員的參考書
上傳時(shí)間： 2013-05-27
上傳用戶：cccole0605
隨著半導(dǎo)體工藝的飛速發(fā)展和芯片設(shè)計(jì)水平的不斷進(jìn)步，ARM微處理器的性能得到大幅度地提高，同時(shí)其芯片的價(jià)格也在不斷下降，嵌入式系統(tǒng)以其獨(dú)有的優(yōu)勢(shì)，己經(jīng)廣泛地滲透到科學(xué)研究和日常生活的各個(gè)方面。 本文以ARM7 LPC2132處理器為核心，結(jié)合蓋革一彌勒計(jì)數(shù)管對(duì)Time-To-Count輻射測量方法進(jìn)行研究。ARM結(jié)構(gòu)是基于精簡指令集計(jì)算機(jī)(RISC)原理而設(shè)計(jì)的，其指令集和相關(guān)的譯碼機(jī)制比復(fù)雜指令集計(jì)算機(jī)要簡單得多，使用一個(gè)小的、廉價(jià)的ARM微處理器就可實(shí)現(xiàn)很高的指令吞吐量和實(shí)時(shí)的中斷響應(yīng)。基于ARM7TDMI-S核的LPC2132微處理器，其工作頻率可達(dá)到60MHz，這對(duì)于Time-To-Count技術(shù)是非常有利的，而且利用LPC2132芯片的定時(shí)/計(jì)數(shù)器引腳捕獲功能，可以直接讀取TC中的計(jì)數(shù)值，也就是說不再需要調(diào)用中斷函數(shù)讀取TC值，從而大大降低了計(jì)數(shù)前雜質(zhì)時(shí)間。本文是在我?guī)熜謪诬姷摹禩ime-To-Count測量方法初步研究》基礎(chǔ)上，使用了高速的ARM芯片，對(duì)基于MCS-51的Time-To-Count輻射測量系統(tǒng)進(jìn)行了改進(jìn)，進(jìn)一步論證了采用高速ARM處理器芯片可以極大的提高G-M計(jì)數(shù)器的測量范圍與測量精度。 首先，討論了傳統(tǒng)的蓋革-彌勒計(jì)數(shù)管探測射線強(qiáng)度的方法，并指出傳統(tǒng)的脈沖測量方法的不足。然后討論了什么是Time-To-Count測量方法，對(duì)Time-To-Count測量方法的理論基礎(chǔ)進(jìn)行分析。指出Time-To-Count方法與傳統(tǒng)的脈沖計(jì)數(shù)方法的區(qū)別，以及采用Time-To-Count方法進(jìn)行輻射測量的可行性。 接著，詳細(xì)論述基于ARM7 LPC2132處理器的Time-To-Count輻射測量儀的原理、功能、特點(diǎn)以及輻射測量儀的各部分接口電路設(shè)計(jì)及相關(guān)程序的編制。 最后得出結(jié)論，通過高速32位ARM處理器的使用，Time-To-Count輻射測量儀的精度和量程均得到很大的提高，對(duì)于Y射線總量測量，使用了ARM處理器的Time-To-Count輻射測量儀的量程約為20 u R/h到1R/h，數(shù)據(jù)線性程度也比以前的Time-To-CotJnt輻射測量儀要好。所以在使用Time-To-Count方法進(jìn)行的輻射測量時(shí)，如何減少雜質(zhì)時(shí)間以及如何提高計(jì)數(shù)前時(shí)間的測量精度，是決定Time-To-Count輻射測量儀性能的關(guān)鍵因素。實(shí)驗(yàn)用三只相同型號(hào)的J33G-M計(jì)數(shù)管分別作為探測元件，在100U R/h到lR/h的輻射場中進(jìn)行試驗(yàn).每個(gè)測量點(diǎn)測量5次取平均，得出隨著照射量率的增大，輻射強(qiáng)度R的測量值偏小且與輻射真實(shí)值之間的誤差也隨之增大。如果將測量誤差限定在10％的范圍內(nèi)，則此儀器的量程范圍為20 u R/h至1R/h，量程跨度近六個(gè)數(shù)量級(jí)。而用J33型G-M計(jì)數(shù)管作常規(guī)的脈沖測量，量程范圍約為50 u R/h到5000 u R/h，充分體現(xiàn)了運(yùn)用Time-To-Count方法測量輻射強(qiáng)度的優(yōu)越性，也從另一個(gè)角度反應(yīng)了隨著計(jì)數(shù)前時(shí)間的逐漸減小，雜質(zhì)時(shí)間在其中的比重越來越大，對(duì)測量結(jié)果的影響也就越來越嚴(yán)重，盡可能的減小雜質(zhì)時(shí)間在Time-To-Count方法輻射測量特別是測量高強(qiáng)度輻射中是關(guān)鍵的。筆者用示波器測出此輻射儀器的雜質(zhì)時(shí)間約為6.5 u S，所以在計(jì)算定時(shí)器值的時(shí)候減去這個(gè)雜質(zhì)時(shí)間，可以增加計(jì)數(shù)前時(shí)間的精確度。通過實(shí)驗(yàn)得出，在標(biāo)定儀器的K值時(shí)，應(yīng)該在照射量率較低的條件下行，而測得的計(jì)數(shù)前時(shí)間是否精確則需要在照射量率較高的條件下通過儀器標(biāo)定來檢驗(yàn)。這是因?yàn)樵谡丈淞柯瘦^低時(shí)，計(jì)數(shù)前時(shí)間較大，雜質(zhì)時(shí)間對(duì)測量結(jié)果的影響不明顯，數(shù)據(jù)線斜率較穩(wěn)定，適宜于確定標(biāo)定系數(shù)K值，而在照射量率較高時(shí)，計(jì)數(shù)前時(shí)間很小，雜質(zhì)時(shí)間對(duì)測量結(jié)果的影響較大，可以明顯的在數(shù)據(jù)線上反映出來，從而可以很好的反應(yīng)出儀器的性能與量程。實(shí)驗(yàn)證明了Time-To-Count測量方法中最為關(guān)鍵的環(huán)節(jié)就是如何對(duì)計(jì)數(shù)前時(shí)間進(jìn)行精確測量。經(jīng)過對(duì)大量實(shí)驗(yàn)數(shù)據(jù)的分析，得到計(jì)數(shù)前時(shí)間中的雜質(zhì)時(shí)間可分為硬件雜質(zhì)時(shí)間和軟件雜質(zhì)時(shí)間，并以軟件雜質(zhì)時(shí)間為主，通過對(duì)程序進(jìn)行合理優(yōu)化，軟件雜質(zhì)時(shí)間可以通過程序的改進(jìn)而減少，甚至可以用數(shù)學(xué)補(bǔ)償?shù)姆椒▉淼窒瑥亩梢缘玫奖容^精確的計(jì)數(shù)前時(shí)間，以此得到較精確的輻射強(qiáng)度值。對(duì)于本輻射儀，用戶可以選擇不同的工作模式來進(jìn)行測量，當(dāng)輻射場較弱時(shí)，通常采用規(guī)定次數(shù)測量的方式，在輻射場較強(qiáng)時(shí)，應(yīng)該選用定時(shí)測量的方式。因?yàn)椋?dāng)輻射場較弱時(shí)，如果用規(guī)定次數(shù)測量的方式，會(huì)浪費(fèi)很多時(shí)間來采集足夠的脈沖信號(hào)。當(dāng)輻射場較強(qiáng)時(shí)，由于輻射粒子很多，產(chǎn)生脈沖的頻率就很高，規(guī)定次數(shù)的測量會(huì)加大測量誤差，當(dāng)選用定時(shí)測量的方式時(shí)，由于時(shí)間的相對(duì)加長，所以記錄的粒子數(shù)就相對(duì)的增加，從而提高儀器的測量精度。通過調(diào)研國內(nèi)外先進(jìn)核輻射測量儀器的發(fā)展現(xiàn)狀，了解到了目前最新的核輻射總量測量技術(shù)一Time-To-Count理論及其應(yīng)用情況。論證了該新技術(shù)的理論原理，根據(jù)此原理，結(jié)合高速處理器ARM7 LPC2132，對(duì)以G-計(jì)數(shù)管為探測元件的Time-To-Count輻射測量儀進(jìn)行設(shè)計(jì)。論文以實(shí)驗(yàn)的方法論證了Time-To-Count原理測量核輻射方法的科學(xué)性，該輻射儀的量程和精度均優(yōu)于以前以脈沖計(jì)數(shù)為基礎(chǔ)理論的MCS-51核輻射測量儀。該輻射儀具有量程寬、精度高、易操作、用戶界面友好等優(yōu)點(diǎn)。用戶可以定期的對(duì)儀器的標(biāo)定，來減小由于電子元件的老化對(duì)低儀器性能參數(shù)造成的影響，通過Time-To-Count測量方法的使用，可以極大拓寬G-M計(jì)數(shù)管的量程。就儀器中使用的J33型G-M計(jì)數(shù)管而言，G-M計(jì)數(shù)管廠家參考線性測量范圍約為50 u R/h到5000 u R/h，而用了Time-To-Count測量方法后，結(jié)合高速微處理器ARM7 LPC2132，此核輻射測量儀的量程為20 u R/h至1R/h。在允許的誤差范圍內(nèi)，核輻射儀的量程比以前基于MCS-51的輻射儀提高了近200倍，而且精度也比傳統(tǒng)的脈沖計(jì)數(shù)方法要高，測量結(jié)果的線性程度也比傳統(tǒng)的方法要好。G-M計(jì)數(shù)管的使用壽命被大大延長。 綜上所述，本文取得了如下成果：對(duì)國內(nèi)外Time-To-Count方法的研究現(xiàn)狀進(jìn)行分析，指出了Time-To-Count測量方法的基本原理，并對(duì)Time-T0-Count方法理論進(jìn)行了分析，推導(dǎo)出了計(jì)數(shù)前時(shí)間和兩個(gè)相鄰輻射粒子時(shí)間間隔之間的關(guān)系，從數(shù)學(xué)的角度論證了Time-To-Count方法的科學(xué)性。詳細(xì)說明了基于ARM 7 LPC2132的Time-To-Count輻射測量儀的硬件設(shè)計(jì)、軟件編程的過程，通過高速微處理芯片LPC2132的使用，成功完成了對(duì)基于MCS-51單片機(jī)的Time-To-Count測量儀的改進(jìn)。改進(jìn)后的輻射儀器具有量程寬、精度高、易操作、用戶界面友好等特點(diǎn)。本論文根據(jù)實(shí)驗(yàn)結(jié)果總結(jié)出了Time-To-Count技術(shù)中的幾點(diǎn)關(guān)鍵因素，如：處理器的頻率、計(jì)數(shù)前時(shí)間、雜質(zhì)時(shí)間、采樣次數(shù)和測量時(shí)間等，重點(diǎn)分析了雜質(zhì)時(shí)間的組成以及引入雜質(zhì)時(shí)間的主要因素等，對(duì)國內(nèi)核輻射測量儀的研究具有一定的指導(dǎo)意義。
標(biāo)簽： TimeToCount ARM 輻射測量儀
上傳時(shí)間： 2013-06-24
上傳用戶：pinksun9
超好用,做單片機(jī)開發(fā)的好工具，這里斑竹無私奉獻(xiàn)，謝謝回顧
上傳時(shí)間： 2013-06-18
上傳用戶：青春給了作業(yè)95
如何應(yīng)用PC的基礎(chǔ)語言進(jìn)行波形函數(shù)值運(yùn)算求得對(duì)應(yīng)函數(shù)值再加以存盤例如正弦波三角波對(duì)數(shù)波調(diào)變波等或其它各種函數(shù)具體方法如下取函數(shù)值文件與主程序連接形成一智能型多功能函數(shù)信號(hào)發(fā)生器在WAVRASM程序下作調(diào)試然后將程序轉(zhuǎn)換燒寫在AVR內(nèi)PROM或AVR擴(kuò)展系統(tǒng)的多組并聯(lián)輸出控制中插于正弦公司所設(shè)計(jì)開發(fā)的SN-AVREP萬用實(shí)驗(yàn)開發(fā)電路中即研制出一部微電腦智能型多功能函數(shù)波信號(hào)發(fā)生器這是本實(shí)驗(yàn)的主要目的
上傳時(shí)間： 2013-05-18
上傳用戶：sh19831212
機(jī)械手是自動(dòng)裝配生產(chǎn)線上必不可少的設(shè)備，它可以模擬人手臂的部分動(dòng)作，按預(yù)定的程序、軌跡和要求，實(shí)現(xiàn)抓取、搬運(yùn)和裝配等工作。在減輕人的勞動(dòng)強(qiáng)度和提高裝配質(zhì)量和在惡劣環(huán)境下作業(yè)等方面，起到了積極的作用。嵌入式系統(tǒng)是近年來發(fā)展起來的以應(yīng)用為中心并且軟硬件可裁剪的實(shí)時(shí)系統(tǒng)，它的特點(diǎn)是高度自動(dòng)化，響應(yīng)速度快等，非常適合于要求實(shí)時(shí)的和多任務(wù)的場合。 本文分析了機(jī)械手控制系統(tǒng)的功能要求，研究設(shè)計(jì)了一種基于ARM和DSP的機(jī)械手?jǐn)?shù)控系統(tǒng)的方案。嵌入式ARM處理器，具有運(yùn)行速度快、功耗低、程序設(shè)計(jì)靈活、外圍硬件資源豐富等優(yōu)點(diǎn)，但其很難在處理大數(shù)據(jù)量、復(fù)雜算法時(shí)保證系統(tǒng)的靈活性和實(shí)時(shí)性。DSP作為數(shù)字信號(hào)處理的核心器件，能夠?qū)崟r(shí)快速的完成控制算法運(yùn)算，由于DSP普通輸入輸出口的高低電平變化周期最快只能到1微秒左右，不適合高速輸入輸出；FPGA芯片高速輸入輸出數(shù)據(jù)，時(shí)間可縮短至幾十納秒。另外利用FPGA可以方便的實(shí)現(xiàn)各種接口的邏輯時(shí)序，豐富的接口使得該系統(tǒng)能夠方便的進(jìn)行移植，擴(kuò)展了該系統(tǒng)的應(yīng)用領(lǐng)域，從而提升了其性價(jià)比，通過ARM處理器和DSP以及FPGA技術(shù)的有機(jī)結(jié)合，發(fā)揮各自的優(yōu)勢(shì)，使系統(tǒng)具有程序設(shè)計(jì)靈活、以太網(wǎng)通信、大容量存儲(chǔ)、高速數(shù)據(jù)輸出、可移植等特點(diǎn)，既滿足高速機(jī)械手自動(dòng)控制的要求，同時(shí)又具有一定的通用性。 通過本課題實(shí)踐表明，基于ARM和DSP構(gòu)建嵌入式數(shù)控系統(tǒng)的應(yīng)用方案全可行、合理，同傳統(tǒng)的人機(jī)交互系統(tǒng)設(shè)計(jì)相比，能大量地減輕研發(fā)任務(wù)，提高發(fā)速度，能夠在短時(shí)間內(nèi)得到控制性能優(yōu)秀的數(shù)控系統(tǒng)。
標(biāo)簽： ARM DSP 數(shù)控 系統(tǒng)研究
上傳時(shí)間： 2013-06-11
上傳用戶：康郎
作為嵌入式系統(tǒng)核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個(gè)SOC的性能。 與國際先進(jìn)技術(shù)相比，我國在這一領(lǐng)域的研究和開發(fā)工作還相當(dāng)落后，這直接影響到我國信息產(chǎn)業(yè)的發(fā)展。本著趕超國外先進(jìn)技術(shù)，填補(bǔ)我國在該領(lǐng)域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進(jìn)行了自己的努力和嘗試。經(jīng)過幾年的探索，已經(jīng)有多種自主知識(shí)產(chǎn)權(quán)的處理器芯片完成了設(shè)計(jì)驗(yàn)證并逐漸進(jìn)入市場化階段。我國已結(jié)束無“芯”的歷史，并向設(shè)計(jì)出更高性能處理器的目標(biāo)邁進(jìn)。 艾科創(chuàng)新微電子公司的VEGA處理器，是公司憑借自己的技術(shù)力量和科研水平設(shè)計(jì)出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架，采用五級(jí)流水線的設(shè)計(jì)，并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計(jì)過程中采用自上而下的方法，根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運(yùn)算、內(nèi)存管理、流水線控制和cache控制等幾個(gè)功能塊，使得我們?cè)谠O(shè)計(jì)中能夠按照其功能和時(shí)序要求進(jìn)行。 本文的首先介紹了MIPS微處理器的特點(diǎn)，通過對(duì)MIPS指令集和其五級(jí)流水線結(jié)構(gòu)的介紹使得對(duì)VEGA的設(shè)計(jì)有了一個(gè)直觀的認(rèn)識(shí)。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器，文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù)，將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部兩個(gè)翻譯后援緩沖(TLB)的設(shè)計(jì)作為重點(diǎn)給出了流水線處理器設(shè)計(jì)的方法。結(jié)束總體設(shè)計(jì)并完成仿真后，并不能代表設(shè)計(jì)的正確性，它還需要我們?cè)趯?shí)際的硬件平臺(tái)上進(jìn)行驗(yàn)證。作為論文的又一重點(diǎn)內(nèi)容，介紹了我們?cè)赩EGA驗(yàn)證過程中使用到的FPGA的主要配置單元，F(xiàn)PGA的設(shè)計(jì)流程。VEGA的FPGA平臺(tái)是一完整的計(jì)算機(jī)系統(tǒng)，我們利用在線調(diào)試軟件XilinxChipscope對(duì)其進(jìn)行了在線調(diào)試，修正其錯(cuò)誤。 經(jīng)過模塊設(shè)計(jì)到最后的FPGA驗(yàn)證，VEGA完成了其邏輯設(shè)計(jì)，經(jīng)過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達(dá)到120MHz的工作頻率，可在其平臺(tái)上運(yùn)行Windows-CE和Linux嵌入式操作系統(tǒng)，達(dá)到了預(yù)計(jì)的設(shè)計(jì)要求。
標(biāo)簽： MIPS FPGA 微處理器 模塊設(shè)計(jì)
上傳時(shí)間： 2013-07-07
上傳用戶：標(biāo)點(diǎn)符號(hào)
本文首先在介紹多用戶檢測技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上，對(duì)比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據(jù)。為了同時(shí)克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術(shù)的接收機(jī)結(jié)構(gòu)。 接著，針對(duì)WCDMA反向鏈路信道結(jié)構(gòu)，介紹了擴(kuò)頻使用的OVSF碼和擾碼，分析了擾碼的延時(shí)自相關(guān)特性和互相關(guān)特性，指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上，給出了解相關(guān)檢測器的數(shù)學(xué)公式推導(dǎo)和結(jié)構(gòu)框圖，并仿真研究了用戶數(shù)、擴(kuò)頻比、信道估計(jì)精度等參數(shù)對(duì)系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級(jí)上的抵消，需要對(duì)用戶信號(hào)重構(gòu)，因此具有較高的復(fù)雜度。在解相關(guān)檢測器的基礎(chǔ)上，衍生出符號(hào)級(jí)上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級(jí)數(shù)等參數(shù)的最佳取值，并進(jìn)行了算法性能比較。仿真結(jié)果驗(yàn)證了該算法的有效性。 最后，介紹了WCDMA系統(tǒng)移動(dòng)臺(tái)解復(fù)用技術(shù)的硬件實(shí)現(xiàn)，在FPGA平臺(tái)上分別實(shí)現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
標(biāo)簽： WCDMA FPGA 多用戶檢測 下行鏈路
上傳時(shí)間： 2013-07-29
上傳用戶：jiangxin1234
一、實(shí)驗(yàn)?zāi)康牧私釳ultisim 2001視窗操作界面 掌握從元件工具箱中選取各種不同類型電子元件的方法。對(duì)所取的各電子元件進(jìn)行連線，構(gòu)成正確的電 &nb
上傳時(shí)間： 2013-04-24
上傳用戶：adamszq
ASIC對(duì)產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對(duì)較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢(shì)和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對(duì)性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯(cuò)碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價(jià)值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯(cuò)碼電路的方法——建立可重構(gòu)糾錯(cuò)碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯(cuò)碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對(duì)循環(huán)BCH糾錯(cuò)碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯(cuò)碼電路需要的糾錯(cuò)碼基本功能單元T;以T作為再劃分的基本單元,對(duì)FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過對(duì)T的控制端的不同配置來實(shí)現(xiàn)糾錯(cuò)碼的各個(gè)功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯(cuò)碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯(cuò)碼電路的EHW的各個(gè)控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯(cuò)碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯(cuò)BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯(cuò)碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對(duì)實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.
標(biāo)簽： FPGA 可重構(gòu) 通訊 糾錯(cuò)
上傳時(shí)間： 2013-07-01
上傳用戶：myworkpost
機(jī)械手是自動(dòng)裝配生產(chǎn)線上必不可少的設(shè)備，它可以模擬人手臂的部分動(dòng)作，按預(yù)定的程序、軌跡和要求，實(shí)現(xiàn)抓取、搬運(yùn)和裝配等工作。在減輕人的勞動(dòng)強(qiáng)度、提高裝配質(zhì)量和提高裝配效率等方面，起到了積極的作用。本文基于ARM和FPGA嵌入式系統(tǒng)，開展了機(jī)械手控制系統(tǒng)的研發(fā)工作，實(shí)現(xiàn)了機(jī)械手的自動(dòng)控制。 嵌入式ARM處理器，具有運(yùn)行速度快、功耗低、程序設(shè)計(jì)靈活、外圍硬件資源豐富等優(yōu)點(diǎn)，但其普通輸入輸出口的高低電平變化周期最快只能到1微妙左右，不適合高速輸入輸出；FPGA芯片高速輸入輸出數(shù)據(jù)，時(shí)間可縮短至幾十納秒。通過ARM處理器和FPGA技術(shù)的有機(jī)結(jié)合，發(fā)揮各自的優(yōu)勢(shì)，使系統(tǒng)具有程序設(shè)計(jì)靈活、以太網(wǎng)通信、大容量存儲(chǔ)、高速數(shù)據(jù)輸山、低成本等特點(diǎn)，滿足高速機(jī)械手自動(dòng)控制的要求。 本文分析了ARM和FPGA系統(tǒng)，以及機(jī)械手控制系統(tǒng)的功能要求；設(shè)計(jì)硬件模塊、接口電路；闡述了系統(tǒng)軟件的設(shè)計(jì)過程，包括啟動(dòng)代碼U—BOOT、操作系統(tǒng)μCLinux的移植；并介紹了如何利用便件描述語言VHDL來實(shí)現(xiàn)機(jī)械手邏輯控制。
標(biāo)簽： FPGA ARM 機(jī)械手 自動(dòng)控制系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：luyanping
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
