欧美女同一区,国产精品久久久爽爽爽麻豆色哟哟 ,av免费不卡国产观看

數(shù)碼相機(jī)

基于ARM平臺的數(shù)碼相框軟件開發(fā)

數(shù)字?jǐn)z影的興起不可避免地引起了數(shù)碼相框的發(fā)展，因為僅有不到35％的數(shù)碼照片被打印。數(shù)碼相框的基本原理就是采用普通相框的造型，把原來相框中間的照片部分換成液晶顯示屏，配上電源，存儲介質(zhì)等，使得同一個相框內(nèi)可以循環(huán)播放照片，比普通相框的單一顯示功能更有優(yōu)勢。從2007年開始，數(shù)碼相框的市場關(guān)注度開始激增。在2008年，數(shù)碼相框市場呈現(xiàn)高速發(fā)展的態(tài)勢，具有極高的潛在市場價值。本論文以此為出發(fā)點，進(jìn)行數(shù)碼相框軟件的開發(fā)研究工作。作為一款嵌入式產(chǎn)品，核心部件CPU采用了性能價格比、性能功耗比都很高的ARM架構(gòu)處理器之中的一款——三星S3C2440A，顯示器采用了支持雙精度掃描的液晶顯示屏。軟件方面，Bootloader采用較為成熟的u-boot-1.1.4，Linux內(nèi)核的版本為2.6.12，系統(tǒng)命令集由busybox構(gòu)成。利用ARM處理器對Linux系統(tǒng)良好的移植性、自帶的LCD控制器、音頻控制器、SD與USB控制器的特點，進(jìn)行圖像顯示、音頻播放與文件管理。對于目前大部分?jǐn)?shù)碼相框在圖片瀏覽和文件管理功能上的不足，本設(shè)計的圖像顯示功能充分利用了觸摸屏功能，實現(xiàn)了圖像的觸摸式移動，使用戶可以自由的觀看放大后的圖像；文件管理功能則設(shè)計成了類似windows的文件瀏覽器，不僅具有豐富的文件管理功能，而且使習(xí)慣了windows的廣大用戶可以很快的熟悉此功能，并為將來升級為下一代的細(xì)分產(chǎn)品——數(shù)碼相冊做好準(zhǔn)備。本設(shè)計的核心是基于ARM平臺的系統(tǒng)移植與基于QT的應(yīng)用程序設(shè)計。首先根據(jù)系統(tǒng)的總體設(shè)計思路選擇合適的硬件組合；然后在此基礎(chǔ)上進(jìn)行u-boot的移植，嵌入式Linux的移植，QT Embedded/Qtopia的移植，以及最后QT圖形界面的設(shè)計。

標(biāo)簽： ARM 數(shù)碼相框軟件開發(fā)

上傳時間： 2013-04-24

上傳用戶：rockjablew
FPGA內(nèi)嵌200MHz低噪聲鎖相環(huán)時鐘發(fā)生器

FPGA器件在通信、消費類電子等領(lǐng)域應(yīng)用越來越廣泛，隨著FPGA規(guī)模的增大、功能的加強(qiáng)對時鐘的要求也越來越高。在FPGA中嵌入時鐘發(fā)生器對解決該問題是一個不錯的選擇。本論文首先，描述并分析了電荷泵鎖相環(huán)時鐘發(fā)生器的體系結(jié)構(gòu)、組成單元及各單元的非理想特性；然后討論并分析了電荷泵鎖相環(huán)的小信號特性和瞬態(tài)特性；并給出了電荷泵鎖相環(huán)器件參數(shù)的計算表達(dá)式。其次，研究了環(huán)形振蕩器和鎖相環(huán)的相位噪聲特性。由于噪聲性能是時鐘發(fā)生器設(shè)計中的關(guān)鍵指標(biāo)，本工作對此進(jìn)行了較為詳細(xì)的分析。相位噪聲和抖動是衡量時鐘信號的兩個主要指標(biāo)。文中從理論上推導(dǎo)了一階鎖相環(huán)的噪聲特性，并建立了由噪聲分析抖動和由抖動分析噪聲的解析表達(dá)式關(guān)系，并討論了環(huán)路低噪聲設(shè)計的基本原則。在前面討論和分析的基礎(chǔ)上，利用Hynix0.35umCMOS工藝設(shè)計了200MHz電荷泵鎖相環(huán)時鐘發(fā)生器，并進(jìn)行了仿真。設(shè)計中環(huán)形振蕩器的延遲單元采用replica偏置結(jié)構(gòu)，把延遲單元輸出擺幅限定在確定范圍，尾電流源采用cascode結(jié)構(gòu)，增強(qiáng)電路對電源和襯底噪聲的抑制作用。通過增加限流管，改善電荷泵中的開關(guān)的非理想特性。

標(biāo)簽： FPGA 200 MHz 內(nèi)嵌

上傳時間： 2013-04-24

上傳用戶：變形金剛
基于多相濾波的寬帶DDC及其FPGA實現(xiàn)

隨著現(xiàn)代雷達(dá)技術(shù)的不斷發(fā)展,電子偵察設(shè)備面臨電磁環(huán)境日益復(fù)雜多變,發(fā)展寬帶化、數(shù)字化、多功能、軟件化的電子偵察設(shè)備已是一項重要的任務(wù).然而,目前的寬帶A/D與后續(xù)DSP之間的工作速率總有一到兩個數(shù)量級的差別,二者之間的瓶頸成為電子偵察系統(tǒng)數(shù)字化的最大障礙.通信領(lǐng)域軟件無線電的成功應(yīng)用為電子偵察系統(tǒng)的發(fā)展提供了一種理想模式.另一方面,微電子技術(shù)的快速發(fā)展,以及FPGA的廣泛應(yīng)用,在很大程度上影響了數(shù)字電路的設(shè)計與開發(fā).這也為解決高速A/D與DSP處理能力之間的矛盾提供了一種有效的解決方法.為了解決寬帶A/D與后續(xù)DSP之間的瓶頸問題,本文給出了一種基于多相濾波的寬帶數(shù)字下變頻結(jié)構(gòu),并從軟件無線電原理出發(fā),從理論推導(dǎo)和計算機(jī)仿真兩方面對該結(jié)構(gòu)進(jìn)行了驗證,并進(jìn)一步給出該結(jié)構(gòu)改進(jìn)方案以及改進(jìn)的多相濾波數(shù)字下變頻結(jié)構(gòu)的硬件實現(xiàn)方法.本文將多相濾波下變頻的并行結(jié)構(gòu)應(yīng)用到數(shù)字下變頻電路中,并在后繼的混頻模塊中也采用并行混頻的方式來實現(xiàn),不僅在一定程度上解決了二者之間的瓶頸問題,同時也大大提高了實時處理速度.經(jīng)過多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)據(jù)量上都有大幅減少,達(dá)到了現(xiàn)有通用DSP器件處理能力的要求.另外,本人還用FPGA設(shè)計了實驗電路,利用微機(jī)串口,與實驗?zāi)繕?biāo)板進(jìn)行控制和數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活的對各種實現(xiàn)方法加以驗證和比較.

標(biāo)簽： FPGA DDC 多相濾波寬帶

上傳時間： 2013-04-24

上傳用戶：moerwang
移相全橋（阮新波）

全橋的好書啊，據(jù)說是現(xiàn)在移相全橋類書籍的鼻祖啊

標(biāo)簽： 移相全橋

上傳時間： 2013-07-03

上傳用戶：zhch602
stm32數(shù)碼相框

stm32數(shù)碼相框stm32數(shù)碼相框stm32數(shù)碼相框stm32數(shù)碼相框stm32數(shù)碼相框

標(biāo)簽： stm 32 數(shù)碼相框

上傳時間： 2013-04-24

上傳用戶：xiehao13
單相有源濾波器控制系統(tǒng)的研究

現(xiàn)代家庭中單相供電的用電設(shè)備如電腦、電視機(jī)、冰箱等都具有非線性特性，都會產(chǎn)生諧波污染電網(wǎng)。本文針對這一現(xiàn)象研究了單相并聯(lián)電壓型有源電力濾波器（APF），設(shè)計了一個APF控制系統(tǒng)來產(chǎn)生與諧波電流大小相等方向相反的補(bǔ)償電流，并使補(bǔ)償電流實時地跟蹤諧波電流，從而消除諧波電流達(dá)到凈化電網(wǎng)。本文對提出的APF控制系統(tǒng)從模擬和數(shù)字兩個方面進(jìn)行了深入的研究。首先，設(shè)計了APF的主電路結(jié)構(gòu)，確定了系統(tǒng)中電感電容等元件參數(shù)，并根據(jù)仿真結(jié)果系統(tǒng)地分析了參數(shù)變化對系統(tǒng)補(bǔ)償效果的影響，然后根據(jù)補(bǔ)償效果選擇最佳的參數(shù)值。其次，針對控制系統(tǒng)要求，選用適合系統(tǒng)的電流電壓PI雙環(huán)控制系統(tǒng)，通過參數(shù)優(yōu)化后得到了控制器的最優(yōu)參數(shù)，使控制效果達(dá)到最優(yōu)。并從理論上詳細(xì)分析了無差拍控制算法。最后，利用滯環(huán)比較原理制作了10KHz的三角波發(fā)生器，用于PWM調(diào)制電路。在對硬件描述語言以及FPGA設(shè)計流程深入理解的基礎(chǔ)上，利用Verilog語言實現(xiàn)了雙環(huán)PI控制器和PWM發(fā)生電路的數(shù)字化，使得有源電力濾波器補(bǔ)償精度提高，有更好的可修改性，可使用于很多不同的非線性負(fù)載。

標(biāo)簽： 單相有源濾波器控制系統(tǒng)

上傳時間： 2013-07-27

上傳用戶：aa17807091
基于FPGA的IIR多相濾波器的設(shè)計研究

多相濾波器主要應(yīng)用于脈沖多普勒雷達(dá)、通信寬帶數(shù)字接收機(jī)、雷達(dá)自適應(yīng)波束形成等信號處理領(lǐng)域。在多普勒雷達(dá)信號處理中國內(nèi)外關(guān)于FIR濾波器設(shè)計研究的報道較多，而對于IIR濾波器的設(shè)計研究相對較少，原因是IIR多相濾波器的設(shè)計復(fù)雜性，使得IIR濾波器在多普勒雷達(dá)數(shù)字信號處理中難以發(fā)揮重要作用。本文以脈沖多普勒雷達(dá)信號處理為背景，主要研究數(shù)字多相濾波器的特點和設(shè)計方法；進(jìn)而研究數(shù)字多相濾波器的數(shù)字仿真方法與FPGA實現(xiàn)技術(shù)。對于自主研究、設(shè)計和實現(xiàn)雷達(dá)信號處理的各種結(jié)構(gòu)的濾波器具有重要的意義。本文討論了FIR數(shù)字濾波器和IIR數(shù)字濾波器的特點和區(qū)別。對IIR濾波器的多相結(jié)構(gòu)進(jìn)行了理論分析，重點研究了IIR多相濾波器的設(shè)計原理。根據(jù)此原理進(jìn)行IIR濾波器的多相設(shè)計并擴(kuò)展到多通道和多級結(jié)構(gòu)。在此基礎(chǔ)上，根據(jù)本文研究的多普勒雷達(dá)回波信號需要四通道處理的要求搭建軟件仿真模型，對所設(shè)計的2級4通道IIR多相濾波器組進(jìn)行了仿真實驗，給出仿真結(jié)果，并進(jìn)行了討論。在完成2級4通道IIR多相濾波器組的軟件仿真后，利用FPGA設(shè)計平臺，對該IIR多相濾波器組進(jìn)行了設(shè)計仿真和綜合實現(xiàn)。在實現(xiàn)過程中進(jìn)行了功能仿真和時序仿真兩級仿真驗證，結(jié)果表明在模擬硬件環(huán)境中所設(shè)計的2級4通道IIR多相濾波器組能夠較好地實現(xiàn)多普勒雷達(dá)回波信號多通道的劃分和濾波功能要求，驗證了設(shè)計思路和方法的正確性和可行性。

標(biāo)簽： FPGA IIR 多相濾波器

上傳時間： 2013-04-24

上傳用戶：gongxinshiwo@163.com
matlab中移相變壓器模型

matlab仿真中移相變壓器的正確連接方式，五相，每相移位12度

標(biāo)簽： matlab 移相變壓器模型

上傳時間： 2013-07-31

上傳用戶：萬有引力
應(yīng)用于十萬門FPGA的全數(shù)字鎖相環(huán)設(shè)計

在過去的十幾年間，F(xiàn)PGA取得了驚人的發(fā)展：集成度已達(dá)到1000萬等效門、速度可達(dá)到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質(zhì)量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統(tǒng)性能的重要因素?，F(xiàn)在，解決時鐘延時問題主要使用時鐘延時補(bǔ)償電路。為了消除FPGA芯片內(nèi)的時鐘延時，減小時鐘偏差，本文設(shè)計了內(nèi)置于FPGA芯片中的延遲鎖相環(huán)，采用一種全數(shù)字的電路結(jié)構(gòu)，將傳統(tǒng)DLL中的用模擬方式實現(xiàn)的環(huán)路濾波器和壓控延遲鏈改進(jìn)為數(shù)字方式實現(xiàn)的時鐘延遲測量電路，和延時補(bǔ)償調(diào)整電路，配合特定的控制邏輯電路，完成時鐘延時補(bǔ)償。在輸入時鐘頻率不變的情況下，只需一次調(diào)節(jié)過程即可完成輸入輸出時鐘的同步，鎖定時間較短，噪聲不會積累，抗干擾性好。在Smic0.18um工藝下，設(shè)計出的時鐘延時補(bǔ)償電路工作頻率范圍從25MHz到300MHz，最大抖動時間為35ps，鎖定時間為13個輸入時鐘周期。另外，完成了時鐘相移電路的設(shè)計，實現(xiàn)可編程相移，為用戶提供與輸入時鐘同頻的相位差為90度，180度，270度的相移時鐘；時鐘占空比調(diào)節(jié)電路的設(shè)計，實現(xiàn)可編程占空比，可以提供占空比為50/50的時鐘信號；時鐘分頻電路的設(shè)計，實現(xiàn)頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時鐘。

標(biāo)簽： FPGA 應(yīng)用于全數(shù)字鎖相環(huán)

上傳時間： 2013-07-06

上傳用戶：LouieWu
基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計

隨著現(xiàn)代集成電路技術(shù)的發(fā)展，鎖相環(huán)已經(jīng)成為集成電路設(shè)計中非常重要的一個部分，所以對鎖相環(huán)的研究具有積極的現(xiàn)實意義。然而傳統(tǒng)的鎖相環(huán)大多是數(shù)?；旌想娐?，在工藝上與系統(tǒng)芯片中的數(shù)字電路存在兼容問題。因此設(shè)計一...

標(biāo)簽： FPGA 全數(shù)字鎖相環(huán)

上傳時間： 2013-06-09

上傳用戶：mosliu