這是我用課余時(shí)間做的一個(gè)Flash播放器，在網(wǎng)上看到一些網(wǎng)友做了一些自已的播放器，可是還要注冊(cè)，（對(duì)于我們這些窮學(xué)生來(lái)說(shuō)哪有錢(qián)呀^_^ ）于是自已做了一 個(gè)，她不僅是完全免費(fèi)，而且還代碼公開(kāi)。希望廣大網(wǎng)友支持自由軟件。里面有一個(gè)BUG不得不說(shuō)出來(lái)，就是對(duì)多個(gè)文件進(jìn)行播放時(shí)，必須遠(yuǎn)擇多個(gè)文件，則否會(huì)出錯(cuò)， 由于上學(xué)期馬哲沒(méi)及格，這學(xué)期要補(bǔ)考，所以沒(méi)有花時(shí)間來(lái)修正它。對(duì)VB感興趣的朋友們自已改改吧。*_*， 如果有什么其他的建議，歡迎來(lái)信：fhjeipje@163.com
上傳時(shí)間： 2015-03-25
上傳用戶(hù)：shinesyh
/*--------- 8051內(nèi)核特殊功能寄存器 -------------*/ sfr ACC = 0xE0; //累加器 sfr B = 0xF0; //B 寄存器 sfr PSW = 0xD0; //程序狀態(tài)字寄存器 sbit CY = PSW^7; //進(jìn)位標(biāo)志位 sbit AC = PSW^6; //輔助進(jìn)位標(biāo)志位 sbit F0 = PSW^5; //用戶(hù)標(biāo)志位0 sbit RS1 = PSW^4; //工作寄存器組選擇控制位 sbit RS0 = PSW^3; //工作寄存器組選擇控制位 sbit OV = PSW^2; //溢出標(biāo)志位 sbit F1 = PSW^1; //用戶(hù)標(biāo)志位1 sbit P = PSW^0; //奇偶標(biāo)志位 sfr SP = 0x81; //堆棧指針寄存器 sfr DPL = 0x82; //數(shù)據(jù)指針0低字節(jié) sfr DPH = 0x83; //數(shù)據(jù)指針0高字節(jié) /*------------ 系統(tǒng)管理特殊功能寄存器 -------------*/ sfr PCON = 0x87; //電源控制寄存器 sfr AUXR = 0x8E; //輔助寄存器 sfr AUXR1 = 0xA2; //輔助寄存器1 sfr WAKE_CLKO = 0x8F; //時(shí)鐘輸出和喚醒控制寄存器 sfr CLK_DIV = 0x97; //時(shí)鐘分頻控制寄存器 sfr BUS_SPEED = 0xA1; //總線(xiàn)速度控制寄存器 /*----------- 中斷控制特殊功能寄存器 --------------*/ sfr IE = 0xA8; //中斷允許寄存器 sbit EA = IE^7; //總中斷允許位 sbit ELVD = IE^6; //低電壓檢測(cè)中斷控制位 8051
上傳時(shí)間： 2013-10-30
上傳用戶(hù)：yxgi5
提出一種基于單片機(jī)AT89C51SND1C的MP3播放系統(tǒng)的設(shè)計(jì)方案。單片機(jī)集成了專(zhuān)用的解碼器，使用K9F1208閃存作為外存儲(chǔ)器，放音電路采用CS4330，存儲(chǔ)文件通過(guò)播放器上的USB接口設(shè)備從PC機(jī)上直接下載，液晶顯示采用LCD1602。方案設(shè)計(jì)簡(jiǎn)單，性?xún)r(jià)比高，低功耗，易擴(kuò)展。由于采用的是通用單片機(jī)實(shí)現(xiàn)的，可以很容易地移植到其他微控制器系統(tǒng)中，有很強(qiáng)的市場(chǎng)競(jìng)爭(zhēng)能力和實(shí)用價(jià)值。 Abstract: A MP3 player design based on microchip AT89C51SND1C was presented, which used K9F1208 Flash chip as the memory circuit and used CS4330 as play chip. Storage files were download from PC through USB interfaces player on the device，and the LCD/602 was used as display screen. This system had characteristics of simple design,low power,easy expand，low cost and high recognition. Using of universual microchip make it easy to transplant to other microcontrol system，and have strong market competitiom and practical value.
上傳時(shí)間： 2014-12-27
上傳用戶(hù)：佳期如夢(mèng)
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿(mǎn)足市場(chǎng)需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專(zhuān)有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線(xiàn)性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-11-06
上傳用戶(hù)：smallfish
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿(mǎn)足市場(chǎng)需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專(zhuān)有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線(xiàn)性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-10-13
上傳用戶(hù)：lml1234lml
* 高斯列主元素消去法求解矩陣方程AX=B,其中A是N*N的矩陣,B是N*M矩陣 * 輸入: n----方陣A的行數(shù) * a----矩陣A * m----矩陣B的列數(shù) * b----矩陣B * 輸出: det----矩陣A的行列式值 * a----A消元后的上三角矩陣 * b----矩陣方程的解X
上傳時(shí)間： 2015-07-26
上傳用戶(hù)：xauthu
(1) 、用下述兩條具體規(guī)則和規(guī)則形式實(shí)現(xiàn).設(shè)大寫(xiě)字母表示魔王語(yǔ)言的詞匯 小寫(xiě)字母表示人的語(yǔ)言詞匯 希臘字母表示可以用大寫(xiě)字母或小寫(xiě)字母代換的變量.魔王語(yǔ)言可含人的詞匯. (2) 、B→tAdA A→sae (3) 、將魔王語(yǔ)言B(ehnxgz)B解釋成人的語(yǔ)言.每個(gè)字母對(duì)應(yīng)下列的語(yǔ)言.
上傳時(shí)間： 2013-12-30
上傳用戶(hù)：ayfeixiao
遠(yuǎn)程文件傳輸，實(shí)現(xiàn)網(wǎng)絡(luò)上的文件傳輸，即可將A計(jì)算機(jī)上的文件傳輸至B計(jì)算機(jī)上。
上傳時(shí)間： 2014-12-04
上傳用戶(hù)：yuanyuan123
1.有三根桿子A,B,C。A桿上有若干碟子 2.每次移動(dòng)一塊碟子,小的只能疊在大的上面 3.把所有碟子從A桿全部移到C桿上 經(jīng)過(guò)研究發(fā)現(xiàn)，漢諾塔的破解很簡(jiǎn)單，就是按照移動(dòng)規(guī)則向一個(gè)方向移動(dòng)金片： 如3階漢諾塔的移動(dòng)：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，漢諾塔問(wèn)題也是程序設(shè)計(jì)中的經(jīng)典遞歸問(wèn)題
標(biāo)簽： 移動(dòng) 發(fā)現(xiàn)
上傳時(shí)間： 2016-07-25
上傳用戶(hù)：gxrui1991
Xilinx is disclosing this Specification ? 第 1 章“EMIF 概述”，概述 Texas Instruments EMIF。 ? 第 2 章“Virtex-II 系列或 Spartan-3 FPGA 到 EMIF 的設(shè)計(jì)”描述將 TI TMSC6000 EMIF 連接到 Virtex?-II 系列或 Spartan?-3 FPGA 的實(shí)現(xiàn)。 ? 第 3 章“Virtex-4 FPGA 到 EMIF 的設(shè)計(jì)” 描述將 TI TMS320C64x EMIF 連接到 Virtex-4 FPGA 的實(shí)現(xiàn)。 ? 第 4 章“參考設(shè)計(jì)” 提供參考設(shè)計(jì)的目錄結(jié)構(gòu)和參考設(shè)計(jì)文件的鏈接。 ? 附錄 A “Virtex-4 ISERDES 樣本代碼” 提供 Virtex-4 實(shí)現(xiàn)的樣本代碼列表。 ? 附錄 B “EMIF 寄存器域描述” 定義 TI DSP 寄存器域。 ? 附錄 C “相關(guān)參考文件” 提供相關(guān)文檔的鏈接
標(biāo)簽： Specification disclosing Xilinx EMIF
上傳時(shí)間： 2016-12-06
上傳用戶(hù)：litianchu
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
