av一区二区三区,成人午夜国产,日产日韩在线亚洲欧美

方案設(shè)計

實現UXGA解決方案的雙通道AD9981設計準則

借助AD9981，利用一種雙芯片“乒乓”配置可以實現超過110 MHz的像素時鐘速率。雙芯片解決方案與交替像素采樣解決方案的不同之處在于，前者可以維持全速刷新率。雙通道AD9981設計有多種實現方式。本應用筆記旨在讓用戶了解在實現這種配置時需要考慮的因素。相關變量包括布局和路由限制、時鐘選擇、圖形控制要求和最高速率要求等。

標簽： UXGA 9981 AD 方案

上傳時間： 2013-10-11

上傳用戶：shinesyh
實現UXGA解決方案的雙通道AD9884A設計準則

借助AD9884A，利用一種雙芯片“乒乓”配置可以實現超過140 MHz的像素時鐘速率。雙芯片解決方案與交替像素采樣解決方案的不同之處在于，前者可以維持全速刷新率。雙通道AD9884A設計有多種實現方式。本應用筆記旨在讓用戶了解在實現這種乒乓配置時需要考慮的因素。相關變量包括布局和路由限制、時鐘選擇、圖形控制要求和最高速率要求等。

標簽： 9884A UXGA 9884 AD

上傳時間： 2013-10-28

上傳用戶：448949
純數字FPGA數字變頻技術的方案

FPGA數字變頻技術的方案，可以和DSP配合使用。

標簽： FPGA 數字變頻技術方案

上傳時間： 2013-11-22

上傳用戶：shen954166632
微電腦型數學演算式隔離傳送器

特點：精確度0.1%滿刻度可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設計尺寸小,穩定性高

標簽： 微電腦數學演算隔離傳送器

上傳時間： 2014-12-23

上傳用戶：ydd3625
一種X波段頻率合成器的設計方案

　　在非相參雷達測試系統中，頻率合成技術是其中的關鍵技術.針對雷達測試系統的要求，介紹了一種用DDS激勵PLL的X波段頻率合成器的設計方案。文中給出了主要的硬件選擇及具體電路設計，通過對該頻率合成器的相位噪聲和捕獲時間的分析，及對樣機性能的測試，結果表明該X波段頻率合成器帶寬為800 MHz、輸出相位噪聲優于-80 dBc/Hz@10 kHz、頻率分辨率達0.1 MHz，可滿足雷達測試系統系統的要求。測試表明，該頻率合成器能產生低相噪、高分辨率、高穩定度的X波段信號，具有較好的工程應用價值。

標簽： X波段頻率合成器設計方案

上傳時間： 2013-10-21

上傳用戶：pkkkkp
安森美針對家庭娛樂應用的解決方案

安森美針對家庭娛樂應用的解決方案

標簽： 安森美家庭娛樂方案

上傳時間： 2013-11-24

上傳用戶：瓦力瓦力hong
protel99與win7兼容問題的解決方案

protel99與win7兼容問題的解決方案

標簽： protel win7 99 兼容問題

上傳時間： 2013-10-22

上傳用戶：wangjg
【PPT】數碼短板印刷方案介紹（清華紫光）

數碼短板印刷方案介紹（清華紫光）。

標簽： 數碼方案清華紫光

上傳時間： 2014-01-13

上傳用戶：bibirnovis
pcb layout design(臺灣硬件工程師15年經驗

PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-10-22

上傳用戶：pei5
pcb layout規則

LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU

標簽： layout pcb

上傳時間： 2013-12-20

上傳用戶：康郎