為了使車流在交通路口順暢通過，通常需要統(tǒng)計(jì)一個(gè)交通信號燈周期內(nèi)的車流量，以實(shí)現(xiàn)交通信號燈的自動(dòng)配時(shí)。文中提出了一種交通路口的車流量檢測算法。通過在道路前方設(shè)置檢測線，進(jìn)而統(tǒng)計(jì)檢測線灰度變化的情況，即可統(tǒng)計(jì)出通過的車流量。并對其進(jìn)行FPGA的硬件仿真。實(shí)驗(yàn)結(jié)果表明，此方法實(shí)現(xiàn)簡單，運(yùn)算處理速度快，能夠得到較滿意的結(jié)果。
標(biāo)簽： FPGA 交通路口 車流量檢測 方法研究
上傳時(shí)間： 2013-10-12
上傳用戶：1406054127
首先介紹了采用直接數(shù)字頻率合成（DDS）技術(shù)的正弦信號發(fā)生器的基本原理和采用FPGA實(shí)現(xiàn)DDS信號發(fā)生器的基本方法，然后結(jié)合DDS的原理分析了采用DDS方法實(shí)現(xiàn)的正弦信號發(fā)生器的優(yōu)缺點(diǎn)，其中重點(diǎn)分析了幅度量化雜散產(chǎn)生的誤差及其原因，最后針對DDS原理上存在的幅度量化雜散，利用FPGA時(shí)鐘頻率可調(diào)的特點(diǎn)，重點(diǎn)提出了基于FPGA實(shí)現(xiàn)的DDS正弦信號發(fā)生器的兩種改進(jìn)方法，經(jīng)過MATLAB仿真驗(yàn)證，改進(jìn)方法較好的抑制了幅度量化雜散，減小了誤差。
上傳時(shí)間： 2013-10-09
上傳用戶：ssj927211
FPGA-CPLD芯片設(shè)置方法
上傳時(shí)間： 2013-10-28
上傳用戶：whymatalab2
電子發(fā)燒友網(wǎng)核心提示：醫(yī)療內(nèi)窺鏡的市場發(fā)展帶來了各種挑戰(zhàn)，例如，要求增強(qiáng)功能，更高的精度，更好的處理性能，以及更小的體積等。本文介紹Altera高級醫(yī)療內(nèi)窺鏡系統(tǒng)解決方案，它使用了1080p視頻設(shè)計(jì)工作臺、DSP 構(gòu)建模塊、參考設(shè)計(jì)，以及 Stratix® V、Cyclone® V 和 Arria® V FPGA 等。通過下文介紹，資深專家向您支招，教你懂得如何通過采用基于FPGA的方法來縮短高級醫(yī)療內(nèi)窺鏡系統(tǒng)的開發(fā)時(shí)間。 引言 對內(nèi)窺鏡檢查的需求在不斷增長，同時(shí)還需要不斷改進(jìn)檢查過程，增強(qiáng)醫(yī)療設(shè)備的功能。全球競爭不斷加劇，導(dǎo)致各種新功能的出現(xiàn)，新市場的變化也非常快，開發(fā)周期越來越短，工程團(tuán)隊(duì)必須集中精力提高核心競爭力，加強(qiáng)系統(tǒng)知識。工程師需要靈活的硬件平臺和支持各種平臺的工作臺工具，使他們能夠針對新標(biāo)準(zhǔn)或者標(biāo)準(zhǔn)的變化而對產(chǎn)品進(jìn)行更新。此外，設(shè)計(jì)團(tuán)隊(duì)必須更高效的進(jìn)行開發(fā)工作。Altera® 1080p 視頻設(shè)計(jì)工作臺和28-nm FPGA提供了靈活的系統(tǒng)方法來滿足當(dāng)前以及不斷發(fā)展的功能需求。 不斷增長的全球需求 很多因素導(dǎo)致對內(nèi)窺鏡檢查的需求越來越強(qiáng)。今后數(shù)十年內(nèi)，世界60歲以上的人口數(shù)量將會大幅度增長，對醫(yī)療衛(wèi)生服務(wù)的需求也會隨之增長。而且，胃腸道患病人口在不斷增加，需要進(jìn)行檢查和治療。越來越多的醫(yī)生采用內(nèi)窺鏡檢查方法。很多政府報(bào)銷政策鼓勵(lì)非置入式治療，這有利于患者更快的恢復(fù)，從而降低了治療總成本，患者的體驗(yàn)會更好。 很多國家增加了在醫(yī)療基礎(chǔ)設(shè)施上的投入，特別是加大了醫(yī)療設(shè)備的采購。反過來，這些新市場需求也擴(kuò)大了對下一代內(nèi)窺鏡系統(tǒng)的需求。設(shè)計(jì)團(tuán)隊(duì)體驗(yàn)到需求的不斷增長，而全球競爭導(dǎo)致他們推遲其產(chǎn)品發(fā)布計(jì)劃。
上傳時(shí)間： 2014-12-28
上傳用戶：huxiao341000
Verilog_實(shí)現(xiàn)任意占空比、任意分頻的方法
上傳時(shí)間： 2013-11-07
上傳用戶：JasonC
利用Verilog_HDL實(shí)現(xiàn)基于FPGA的分頻方法
標(biāo)簽： Verilog_HDL FPGA 分頻
上傳時(shí)間： 2013-10-18
上傳用戶：feitian920
modelsim使用的簡單的方法
標(biāo)簽： modelsim
上傳時(shí)間： 2014-01-10
上傳用戶：龍飛艇
QuartusII9.0破解器和破解方法
上傳時(shí)間： 2013-11-23
上傳用戶：狗日的日子
veriloghdl進(jìn)行fpga設(shè)計(jì)的一些基本方法，對初學(xué)者很有幫助
標(biāo)簽： veriloghdl fpga
上傳時(shí)間： 2013-11-17
上傳用戶：muhongqing
基于FPGA的傳統(tǒng)DDS方法優(yōu)化設(shè)計(jì)
標(biāo)簽： FPGA DDS 優(yōu)化設(shè)計(jì)
上傳時(shí)間： 2014-12-28
上傳用戶：lmeeworm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
