介紹了符合CCSDS標(biāo)準(zhǔn)的RS（255，223）碼譯碼器的硬件實(shí)現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時(shí)域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級(jí)流水線結(jié)構(gòu)實(shí)現(xiàn)，減小了譯碼器的時(shí)延，提高了譯碼的速率，使用了VHDL語言完成譯碼器的設(shè)計(jì)與實(shí)現(xiàn)。測(cè)試表明，該譯碼器性能優(yōu)良，適用于高速通信。
上傳時(shí)間： 2013-10-17
上傳用戶：cc1915
隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關(guān)工具的推廣使廣大設(shè)計(jì)工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實(shí)現(xiàn)上極大地提高了工作效率任何事務(wù)都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越多的工程師不關(guān)心自己的電路實(shí)現(xiàn)形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時(shí)腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會(huì)是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導(dǎo)致物料成本上升更為要命的是由于不了解器件結(jié)構(gòu)更不了解與器件結(jié)構(gòu)緊密相關(guān)的設(shè)計(jì)技巧過分依賴綜合等工具工具不行自己也就束手無策導(dǎo)致問題遲遲不能解決從而嚴(yán)重影響開發(fā)周期導(dǎo)致開發(fā)成本急劇上升 目前我們的設(shè)計(jì)規(guī)模越來越龐大動(dòng)輒上百萬門幾百萬門的電路屢見不鮮同時(shí)我們所采用的器件工藝越來越先進(jìn)已經(jīng)步入深亞微米時(shí)代而在對(duì)待深亞微米的器件上我們的設(shè)計(jì)方法將不可避免地發(fā)生變化要更多地關(guān)注以前很少關(guān)注的線延時(shí)我相信ASIC設(shè)計(jì)以后也會(huì)如此此時(shí)如果我們不在設(shè)計(jì)方法設(shè)計(jì)技巧上有所提高是無法面對(duì)這些龐大的基于深亞微米技術(shù)的電路設(shè)計(jì)而且現(xiàn)在的競(jìng)爭越來越激勵(lì)從節(jié)約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯(cuò)誤認(rèn)識(shí)開始從FPGA器件結(jié)構(gòu)出發(fā)以速度路徑延時(shí)大小和面積資源占用率為主題描述在FPGA設(shè)計(jì)過程中應(yīng)當(dāng)注意的問題和可以采用的設(shè)計(jì)技巧本文對(duì)讀者的技能基本要求是熟悉數(shù)字電路基本知識(shí)如加法器計(jì)數(shù)器RAM等熟悉基本的同步電路設(shè)計(jì)方法熟悉HDL語言對(duì)FPGA的結(jié)構(gòu)有所了解對(duì)FPGA設(shè)計(jì)流程比較了解
標(biāo)簽： Xilinx FPGA 華為 高級(jí)技巧
上傳時(shí)間： 2013-11-06
上傳用戶：asdfasdfd
針對(duì)固定碼長Turbo碼適應(yīng)性差的缺點(diǎn)，以LTE為應(yīng)用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實(shí)現(xiàn)方案。該設(shè)計(jì)可以依據(jù)具體的信道環(huán)境和速率要求調(diào)節(jié)信息幀長，平衡譯碼性能和系統(tǒng)時(shí)延。方案采用“自頂向下”的設(shè)計(jì)思想和“自底而上”的實(shí)現(xiàn)方法，對(duì) Turbo編譯碼系統(tǒng)模塊化設(shè)計(jì)后優(yōu)化統(tǒng)一，經(jīng)時(shí)序仿真驗(yàn)證后下載配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。測(cè)試結(jié)果表明，系統(tǒng)運(yùn)行穩(wěn)健可靠，并具有良好的移植性；集成化一體設(shè)計(jì)，為LTE標(biāo)準(zhǔn)下Turbo碼 ASIC的開發(fā)提供了參考。
標(biāo)簽： Turbo LTE 標(biāo)準(zhǔn) 編譯碼器
上傳時(shí)間： 2013-10-28
上傳用戶：d815185728
目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘，以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)計(jì)的需要，Xilinx的FPGA中集成的專用時(shí)鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加，最新的 Virtex II器件最多可以提供16個(gè)全局時(shí)鐘輸入端口和8個(gè)數(shù)字時(shí)鐘管理模塊(DCM)。與全局時(shí)鐘資源相關(guān)的原語常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
標(biāo)簽： Xilinx FPGA 全局時(shí)鐘資源
上傳時(shí)間： 2014-01-01
上傳用戶：maqianfeng
為有效控制固態(tài)功率調(diào)制設(shè)備,提高系統(tǒng)的可調(diào)性和穩(wěn)定性,介紹了一種基于現(xiàn)場(chǎng)可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅(qū)動(dòng)觸發(fā)器的設(shè)計(jì)方法和實(shí)現(xiàn)電路。該觸發(fā)器可選擇內(nèi)或外觸發(fā)信號(hào),可遙控或本控,能產(chǎn)生多路頻率、寬度和延時(shí)獨(dú)立可調(diào)的脈沖信號(hào),信號(hào)的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應(yīng)疊加脈沖發(fā)生器中進(jìn)行實(shí)驗(yàn)測(cè)試,給出了實(shí)驗(yàn)波形。結(jié)果表明,該多路高壓IGBT驅(qū)動(dòng)觸發(fā)器輸出脈沖信號(hào)達(dá)到了較高的調(diào)整精度,頻寬’脈寬及延時(shí)可分別以步進(jìn)1 Hz、0. 1μs、0. 1μs 進(jìn)行調(diào)整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調(diào)制系統(tǒng)的性能。
標(biāo)簽： FPGA IGBT 多路 驅(qū)動(dòng)
上傳時(shí)間： 2013-10-22
上傳用戶：zhulei420
在衛(wèi)星的地面測(cè)試中，地面模擬系統(tǒng)發(fā)送遙控遙測(cè)信號(hào)并接收衛(wèi)星的返回信號(hào)，將其下變頻到中頻進(jìn)行解調(diào)，從而獲取衛(wèi)星工作狀態(tài)和運(yùn)行環(huán)境，模擬其在軌運(yùn)行工作情況。針對(duì)目前采用有源相控陣天線技術(shù)的衛(wèi)星地面測(cè)試，本文設(shè)計(jì)實(shí)現(xiàn)了一種DBF體制的地面模擬系統(tǒng)接收機(jī)，該接收機(jī)采用超外差式二次變頻設(shè)計(jì)，具有高增益、低噪聲系數(shù)、低群時(shí)延波動(dòng)、良好的通道間幅相一致性和穩(wěn)定性，同時(shí)集成度高，體積小，可制造性強(qiáng)，能夠充分的滿足采用有源相控陣技術(shù)的衛(wèi)星地面測(cè)試要求。
標(biāo)簽： DBF 模擬系統(tǒng) 收機(jī)設(shè)計(jì)
上傳時(shí)間： 2013-11-11
上傳用戶：我累個(gè)乖乖
容遲/容延網(wǎng)絡(luò)（Delay Tolerant Network/DTN）泛指由于節(jié)點(diǎn)移動(dòng)、能量管理、調(diào)度等原因而出現(xiàn)頻繁中斷、甚至長時(shí)間處于中斷狀態(tài)的一類網(wǎng)絡(luò)。針對(duì)DTN具有的時(shí)延高、割裂頻繁、節(jié)點(diǎn)能量受限、以及節(jié)點(diǎn)移動(dòng)性等特點(diǎn)，通過對(duì)DTN中基于復(fù)制策略的單播路由策略進(jìn)行分類和比較，提出了如何優(yōu)化DTN單播路由算法、提高網(wǎng)絡(luò)傳輸率的建議。
標(biāo)簽： 容遲網(wǎng)絡(luò) 策略 路由 算法研究
上傳時(shí)間： 2013-11-24
上傳用戶：xiaojie
要想實(shí)現(xiàn)雨量RTU系統(tǒng)的通信功能，首先要實(shí)現(xiàn)系統(tǒng)通信模塊的通信功能，因此系統(tǒng)中通信模塊的設(shè)計(jì)和功能實(shí)現(xiàn)是系統(tǒng)的關(guān)鍵部分。針對(duì)這一要求，圍繞SIM900A芯片和有效SIM電話卡完成系統(tǒng)通信模塊的硬件設(shè)計(jì)，軟件方面使用AT指令集以GSM和GPRS通信方式通過串口調(diào)試工具實(shí)現(xiàn)系統(tǒng)的通信功能，本文主要介紹GSM短消息方式實(shí)現(xiàn)系統(tǒng)的通信功能。通過實(shí)驗(yàn)證明，雖然GSM短消息具有短消息長度受限和存在延時(shí)的缺陷，但是本文設(shè)計(jì)的雨量RTU系統(tǒng)通信的成功率和實(shí)時(shí)性可以達(dá)到實(shí)際應(yīng)用的需要，符合設(shè)計(jì)的要求。
標(biāo)簽： GSM RTU 中的實(shí)現(xiàn)
上傳時(shí)間： 2014-12-29
上傳用戶：zhishenglu
采用網(wǎng)絡(luò)模擬仿真方法，選用NS2仿真軟件模擬IP網(wǎng)絡(luò)運(yùn)行。編程實(shí)現(xiàn)四種典型的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)：總線型、星型、環(huán)型、網(wǎng)型，選取網(wǎng)絡(luò)傳輸中的數(shù)據(jù)包延時(shí)、延時(shí)抖動(dòng)、丟包率以及吞吐量等關(guān)鍵性能指標(biāo)為實(shí)驗(yàn)采集對(duì)象。通過大量的仿真實(shí)驗(yàn)數(shù)據(jù)分析不同拓?fù)漕愋蛯?duì)IP網(wǎng)絡(luò)性能產(chǎn)生的不同影響。
標(biāo)簽： NS2 IP網(wǎng)絡(luò) 仿真 性能分析
上傳時(shí)間： 2013-12-23
上傳用戶：chongchongsunnan
概述:HHS12系列時(shí)間繼電器（以下簡稱繼電器），適用于交流，工作電壓及以下或直流工作電壓24V的控制電路中作延時(shí)元件，按預(yù)定時(shí)間接通或分?jǐn)嚯娐贰Ｔ摾^電器技術(shù)性能、外形尺寸、安裝型式等均與美國公司時(shí)間繼電器相同。
標(biāo)簽： HHS 12 時(shí)間繼電器 使用說明書
上傳時(shí)間： 2014-01-05
上傳用戶：腳趾頭
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
