在分析無刷直流電機（BLDC）數(shù)學模型的基礎上，提出了一種無刷直流電機控制系統(tǒng)仿真建模的新方法。在Matlab/Simulink環(huán)境下，把獨立的功能模塊和S函數(shù)相結合，構建了無刷直流電機系統(tǒng)的仿真模型。
標簽： Matlab zip 無刷直流電機 控制系統(tǒng)
上傳時間： 2013-07-30
上傳用戶：zfh920401
擴頻通信，即擴展頻譜通信技術(Spread Spectrum Communication)，它與光纖通信、衛(wèi)星通信一同被譽為進入信息時代的三大高技術通信傳輸方式。 擴頻通信是將待傳送的信息數(shù)據(jù)用偽隨機編碼序列，也即擴頻序列(SpreadSequence)調(diào)制，實現(xiàn)頻譜擴展后再進行傳輸。接收端則采用相同的編碼進行解調(diào)及相關處理，恢復出原始信息數(shù)據(jù)。 擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點。 現(xiàn)場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強的靈活性，可讓設計者開發(fā)出滿足多種標準的產(chǎn)品。FPGA所固有的靈活性和性能也可讓設計者緊跟新標準的變化，并能提供可行的方法來滿足不斷變化的標準要求。 EDA 工具的出現(xiàn)使用戶在對FPGA設計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語言，使目前一切仍處于計算機輔助設計(CAD)和規(guī)劃的電子設計活動產(chǎn)生了實在的設計實體論文對擴頻通信系統(tǒng)和FPGA設計方法進行了相關研究，并且用Altera公司的最新的FPGA開發(fā)平臺QuartusII實現(xiàn)了一個基帶擴頻通信系統(tǒng)的發(fā)送端部分，最后用軟件Protel99SE設計了相應的硬件電路。 該系統(tǒng)的設計主要分為兩個部分。第一部分是用QuartusII軟件設計了系統(tǒng)的VHDL語言描述代碼，并對系統(tǒng)中每個模塊和整個系統(tǒng)進行相應的功能仿真和時序時延仿真；第二部分是設計了以FPGA芯片EP1C3T144C8N為核心的系統(tǒng)硬件電路，并進行了相關測試，完成了預定的功能。
標簽： FPGA 直接序列 擴頻通信
上傳時間： 2013-07-26
上傳用戶：15679277906
EDA工程建模及其管理方法研究21隨著微電子技術與計算機技術的日益成熟，電子設計自動化(EDA)技術在電子產(chǎn)品與集成電路(IC)芯片特別是單片
標簽： EDA 工程建模 管理方法
上傳時間： 2013-07-18
上傳用戶：萬有引力
利用數(shù)字信號狀態(tài)機，借助Verilog硬件描述語言實現(xiàn)序列檢測。能夠檢測輸入信號中特定的序列。
標簽： 序列 檢測器
上傳時間： 2013-05-15
上傳用戶：wang5829
現(xiàn)代通信系統(tǒng)對帶寬和數(shù)據(jù)速率的要求越來越高，超寬帶(ultra-wideband，UWB)通信以其傳輸速率高、空間容量大、成本低、功耗低的優(yōu)點，成為解決企業(yè)、家庭、公共場所等高速因特網(wǎng)接入的需求與越來越擁擠的頻率資源分配之間的矛盾的技術手段。 論文主要圍繞兩方面展開分析：一是介紹用于UWB無載波脈沖調(diào)制及直接序列碼分多址調(diào)制(DS-CDMA)的新型脈沖，即Hermite正交脈沖，并且分析了這種構建UWB多元通信和多用戶通信的系統(tǒng)性能。二是分析了UWB的多帶頻分復用物理層提案(MBOA)的調(diào)制技術，并在FPGA上實現(xiàn)了調(diào)制模塊。正交Hermite脈沖集被提出用于UWB的M元雙正交調(diào)制系統(tǒng)，獲得高數(shù)據(jù)速率。調(diào)整脈沖的脈寬因子和中心頻率能使脈沖滿足FCC的頻譜要求。M元雙正交調(diào)制的接收機需要M/2個相關器，遠比M元正交調(diào)制所需的相關器數(shù)量少。誤碼率一定時，維數(shù)M的增加可獲得高的比特率和低的信噪比。雖然高階的Hermite脈沖易受抖動時延的影響，但當抖動時延范圍小于0.02ns時，其影響較為不明顯。本文認為1～8階的Hermite脈沖皆可用，可構成16元雙正交系統(tǒng)。 正交Hermite脈沖集也可以構造UWB多用戶系統(tǒng)。各用戶的信息用不同的Hermite脈沖同時傳輸，其多用戶的誤比特率上限低于高斯單脈沖構成的PPM多用戶系統(tǒng)的誤比特率，所以其系統(tǒng)性能更優(yōu)。正交Hermite脈沖還可以用于UWB的DS-CDMA調(diào)制，在8個脈沖可用的情況下，最多可容64個用戶同時通信。 基于MBOA提出的UWB物理層協(xié)議，本文用Verilog硬件語言實現(xiàn)了調(diào)制與解調(diào)結構，并用Modelsim做了時序驗證。用Verilog編程實現(xiàn)的輸出數(shù)據(jù)與Matlab生成的UWB建模的輸出結果一致。為了達到UWBMB-OFDM系統(tǒng)的FFT處理器的要求，一個混和基多通道流水線的FFT算法結構被提出。其有效的實現(xiàn)方法也被提出。這種結構采用多通道以獲得高的數(shù)據(jù)吞吐量。此外，它用于存儲和復數(shù)乘法器的硬件損耗相比其他的FFT處理器是最少的。高基的FFT蝶算減少了復數(shù)乘法器的數(shù)量。在132MHz的工作頻率下，整個128點FFT變換在此結構模式下只需要242.4ns,滿足了MBOA的要求。
標簽： MB-OFDM FPGA 超寬帶 脈沖
上傳時間： 2013-07-29
上傳用戶：TI初學者
數(shù)字電視近年來飛速發(fā)展，它最終取代模擬電視是一個必然趨勢。可編程邏輯技術以及EDA技術的升溫也帶來了電子系統(tǒng)設計的巨大變革。本論文將迅速發(fā)展的FPGA技術應用于數(shù)字電視系統(tǒng)中，研究探討了數(shù)字電視前端系統(tǒng)中的關鍵設備——傳輸流復用器的FPGA建模和實現(xiàn)，以及相關的關鍵技術。本論文首先介紹了數(shù)字電視的發(fā)展現(xiàn)狀和前景，概述了數(shù)字電視前端系統(tǒng)的組成結構與關鍵技術，以及可編程邏輯技術的發(fā)展和優(yōu)勢。然后介紹了數(shù)字電視系統(tǒng)中的重要標準MPEG-2以及傳輸流復用器的原理和系統(tǒng)結構，并且從理論上闡述了復用器設計的關鍵技術：PSI重組和PCR調(diào)整。接著詳細說明了如何運用創(chuàng)新思路，采用獨特的硬件架構在一片F(xiàn)PGA上實現(xiàn)整個復用器的軟件和硬件系統(tǒng)的方案，并且舉例說明了復用器硬件邏輯設計中所運用的幾個FPGA設計技巧。最后對本文進行總結，并提出了數(shù)字電視系統(tǒng)中復用器設備未來發(fā)展的設想。本文中介紹的基于SOPC的硬件復用器設計方案，將系統(tǒng)的軟件和硬件集成在一款Altera公司新推出的低成本高密度cyclone系列FPGA上，并且將FPGA設計技巧運用于復用器的硬件邏輯設計中。整個設計方案不但簡化了系統(tǒng)設計，而且實現(xiàn)了穩(wěn)定，高速，低成本，可擴展性強的復用器系統(tǒng)。
標簽： FPGA 傳輸流 復用器 建模
上傳時間： 2013-06-02
上傳用戶：gtzj
本文介紹了移動通信信道的基本理論，對移動通信中的衰落信道進行了分析和建模，在此基礎上通過使用matlab仿真軟件，采用相關算法編程對衰落信道進行仿真，結果表明了信道分析的有效性。
標簽： matlab 移動通信 建模 仿真
上傳時間： 2013-07-06
上傳用戶：handless
《CPLD_FPGA的數(shù)字通信系統(tǒng)建模與設計》，運用VHDL語言詳細介紹了數(shù)字通信系統(tǒng)的建模與設計，如HDB3碼的編寫
標簽： CPLD_FPGA 數(shù)字通信 系統(tǒng)建模
上傳時間： 2013-06-11
上傳用戶：hwl453472107
ISE10.1注冊碼/序列號/ID 分享給大家 我就是用的這個 哈
標簽： 10.1 ISE ID 序列號
上傳時間： 2013-05-25
上傳用戶：lvzhr
偽隨機序列 (Pseudo-Random Sequence，PRS)廣泛應用于密碼學、擴頻通信、雷達、導航等領域，其設計和分析一直是國際上的研究熱點。混沌序列作為一種性能優(yōu)良的偽隨機序列，近年來受到越來越多的關注。尋找一種性能更為良好的混沌偽隨機序列(ChaosPseudo Random Sequence，CPRS)并且完成其硬件實現(xiàn)，在理論研究與工程應用上都是十分有價值的。基于切延遲橢圓反射腔映射混沌系統(tǒng)(Tangent-Delay Ellipse Reflecting Cavity map System，TD-ERCS)已被理論分析和測試證明具有良好的密碼學性質(zhì)。本文介紹了一種基于TD-ERCS構造偽隨機序列發(fā)生器 (Pseudo Random SequenceGenerator，PRSG)的新方法；并基于這種方法，提出了以現(xiàn)場可編程門陣列 (Field Programmable Gate Array，F(xiàn)PGA)為平臺的硬件設計實現(xiàn)方案，采用硬件描述語言 (VHSIC Hardware DescriptionLanguage，VHDL )完成了整個系統(tǒng)的設計，通過了仿真與適配，完成了硬件調(diào)試；詳細地論述了系統(tǒng)總體框架及內(nèi)部模塊設計，重點介紹了TD-ERCS算法實現(xiàn)單元的設計，并在系統(tǒng)中設計加入了異步串行接口，完善了整個系統(tǒng)的模塊化，可使系統(tǒng)嵌入到現(xiàn)有的各類密碼系統(tǒng)與設備中；基于FDELPHI編程環(huán)境，完成了計算機應用軟件的設計，為使用基于TD-ERCS開發(fā)的PRSG硬件產(chǎn)品提供了人機交互界面，也為分析與測試硬件系統(tǒng)產(chǎn)生的CPRS提供了方便；同時依據(jù)美國國家標準與技術研究院 (National Institute of Standards andTechnology，NIST)提出的偽隨機序列性能指標，對軟件與硬件系統(tǒng)產(chǎn)生的CPRS進行了標準測試，軟件方法所得序列各項性能指標完全合格，硬件FPGA所得序列僅三項測試未能通過，其原因有待進一步研究。
標簽： FPGA 偽隨機序列 發(fā)生器
上傳時間： 2013-06-20
上傳用戶：heart520beat
蟲蟲下載站版權所有 京ICP備2021023401號-1
<table id="61666"></table>
