<dl id="usqyi"></dl>
FPGA和嵌入式處理器實現低成本智能顯示模塊,并帶有部分源程序
標簽： FPGA 嵌入式處理器 分 顯示模塊
上傳時間： 2013-08-06
上傳用戶：libinxny
CPLD的小程序集合，VHDL語言描述，可直接用quartus打開
標簽： CPLD 程序
上傳時間： 2013-08-07
上傳用戶：sy_jiadeyi
基于FPGA的智能控制器設計及測試方法研究
標簽： FPGA 智能控制器 方法研究 測試
上傳時間： 2013-08-08
上傳用戶：aa7821634
一個能夠簡單的實現YUV到RGB轉換的小工具，同時顯示FPGA編程數據
標簽： YUV RGB 轉換
上傳時間： 2013-08-09
上傳用戶：ming529
學習ＦＰＧＡ的好文章，從中可以了解到如何實現ＦＰＧＡ最小系統
標簽： FPGA 最小系統
上傳時間： 2013-08-16
上傳用戶：neu_liyan
基于Xilinx XC3S500E的FPGA最小開發板制作的文章。
標簽： Xilinx S500 500E FPGA
上傳時間： 2013-08-19
上傳用戶：hhkpj
proteus的一個小定時計時， \\r\\n\\r\\n時鐘用的是6M，有源文件自己看
標簽： proteus 定時 計時
上傳時間： 2013-08-21
上傳用戶：1234567890qqq
智能機器小車主要完成尋跡功能，由機械結構和控制單元兩個部分組成。機械結構是一個由底盤、前后輔助輪、控制板支架、傳感器支架、左右驅動輪、步進電機等組成?？刂茊卧糠种饕芍饕瑐鞲衅骷捌湔{理電路、步進電機及驅動電路、控制器三個部分。本設計的核心為控制器部分，采用Altera MAX7000S系列的EPM7064LC84-15作主控芯片。CPLD芯片的設計主要在MAX+plusⅡ10.0環境下利用VHDL語言編程實現。驅動步進電機電路主要利用ULN2803作為驅動芯片。
標簽： CPLD 設計實現 智能機
上傳時間： 2013-08-30
上傳用戶：ve3344
采用MaxPlusII寫的一個小時鐘程序，也是供初學參考。呵呵。注///版主，開發環境里面沒有MaxPlusII.
標簽： MaxPlusII 時鐘程序
上傳時間： 2013-09-02
上傳用戶：lo25643
這是一個ORCAD BRD文件轉換成PROTEL DOS版PCB文件的小軟件
標簽： PROTEL ORCAD BRD DOS
上傳時間： 2013-09-09
上傳用戶：busterman
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="ouiaa"></strike>
