亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

智能搬運(yùn)(yùn)機(jī)(jī)器人

  • 基于S3C2410的WLAN智能住宅控制終端的設(shè)計(jì)

    信息技術(shù)在建筑行業(yè)的高速發(fā)展使得智能住宅和智能小區(qū)迅速崛起并成長(zhǎng)為巨大的新興產(chǎn)業(yè)。文章提出了一個(gè)基于$3C2410的高性能、低價(jià)格的WLAN智能住宅控制終端的設(shè)計(jì)方案。該方案依托成熟的無(wú)線局域

    標(biāo)簽: S3C2410 WLAN 智能住宅 控制終端

    上傳時(shí)間: 2013-05-26

    上傳用戶:66wji

  • EDA卷積碼編解碼器實(shí)現(xiàn)技術(shù)

    EDA卷積碼編解碼器實(shí)現(xiàn)技術(shù)針對(duì)某擴(kuò)頻通信系統(tǒng)數(shù)據(jù)糾錯(cuò)編碼的需要, 構(gòu)造并分析了(2 , 1 , 6) 卷積碼編解碼器的基本工作原理, 提出了基于MAX +

    標(biāo)簽: EDA 卷積碼 編解碼器 實(shí)現(xiàn)技術(shù)

    上傳時(shí)間: 2013-07-18

    上傳用戶:ynwbosss

  • MSP430仿真器幾套制作資料

    MSP430USB仿真器制作資料+430JTAG簡(jiǎn)版仿真器+利爾達(dá)- 輕松制作MSP430 JTAG Adapter+制作的單面板的MSP430JTAG仿真器 幾套430JTAG制作方案,做不好你找我........

    標(biāo)簽: MSP 430 仿真器 制作資料

    上傳時(shí)間: 2013-07-26

    上傳用戶:liaofamous

  • 軟PLC程序編輯器中功能塊的設(shè)計(jì)與實(shí)現(xiàn)

    本文分析了目前軟PLC 編輯器中功能塊編程的不足,提出了使用面向?qū)ο蟮母拍顏?lái)設(shè)計(jì)功能塊圖的方法。通過(guò)研究軟PLC 開(kāi)發(fā)系統(tǒng)和編譯系統(tǒng)的模型,詳細(xì)討論了PLC 梯形圖中圖元的設(shè)計(jì)方法,并基于此方

    標(biāo)簽: PLC 程序 功能塊

    上傳時(shí)間: 2013-06-21

    上傳用戶:allen-zhao123

  • 太陽(yáng)能電池光伏并網(wǎng)逆變器

    光伏并網(wǎng)逆變器是將太陽(yáng)能電池所輸出的直流電轉(zhuǎn)換成符合公共電網(wǎng)要求的交流電并送入電網(wǎng)的設(shè)備。按照不同的標(biāo)準(zhǔn)光伏并網(wǎng)逆變器的拓?fù)浣Y(jié)構(gòu)分為很多種,本文介紹了一種工頻隔離型光伏并網(wǎng)逆變器

    標(biāo)簽: 太陽(yáng)能電池 光伏并網(wǎng) 逆變器

    上傳時(shí)間: 2013-08-02

    上傳用戶:baiom

  • RS編譯碼器的設(shè)計(jì)與FPGA實(shí)現(xiàn)

    Reed-Solomon碼(簡(jiǎn)稱RS碼)是一種具有很強(qiáng)糾正突發(fā)和隨機(jī)錯(cuò)誤能力的信道編碼方式,在深空通信、移動(dòng)通信、磁盤陣列以及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。 本文簡(jiǎn)要介紹了有限域基本運(yùn)算的算法和常用的RS編碼算法,分析了改進(jìn)后的Euclid算法和改進(jìn)后的BM算法,針對(duì)改進(jìn)后的BM算法提出了一種流水線結(jié)構(gòu)的譯碼器實(shí)現(xiàn)方案并改進(jìn)了該算法的實(shí)現(xiàn)結(jié)構(gòu),在譯碼器復(fù)雜度和譯碼延時(shí)上作了折衷,降低了譯碼器的復(fù)雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設(shè)計(jì)實(shí)現(xiàn)了RS(255,239)編譯碼器,證明了該方案的可行性。

    標(biāo)簽: FPGA RS編譯碼

    上傳時(shí)間: 2013-06-11

    上傳用戶:奇奇奔奔

  • RS(255,223)譯碼器的FPGA實(shí)現(xiàn)及其性能測(cè)試

      本課題首先研究了常規(guī)的RS譯碼器的算法,確定在關(guān)鍵方程的計(jì)算中采用一種新改進(jìn)的BM算法,然后提出了基于復(fù)數(shù)基的有限域快速并行乘法器和利用冪指數(shù)相減進(jìn)行除法計(jì)算的有限域除法器,通過(guò)這些優(yōu)化方法提高了RS譯碼器的速度,減少了譯碼延時(shí)和硬件資源使用,最后利用VHDL硬件描述語(yǔ)言在FPGA上實(shí)現(xiàn)了流水線處理的RS(255,223)譯碼器。   本課題實(shí)現(xiàn)的RS(255,223)硬件譯碼器的性能在國(guó)內(nèi)具有領(lǐng)先水平,對(duì)我國(guó)以后航天項(xiàng)目高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)有著很大的意義。 

    標(biāo)簽: FPGA 255 223 譯碼器

    上傳時(shí)間: 2013-06-29

    上傳用戶:gokk

  • QPSK基帶通信設(shè)計(jì)及其FPGA實(shí)現(xiàn)的研究

      全數(shù)字調(diào)制解調(diào)技術(shù)具有多速率、多制式、智能性等特點(diǎn),這極大的提高了通信系統(tǒng)的靈活性和通用性,符合未來(lái)通信技術(shù)發(fā)展的方向。  本文從如下幾個(gè)方面對(duì)全數(shù)字調(diào)制解調(diào)器進(jìn)行了深入系統(tǒng)研究:1,在介紹全數(shù)字調(diào)制解調(diào)器的發(fā)展現(xiàn)狀和研究QPSK通信調(diào)制解調(diào)方式的基礎(chǔ)上,依據(jù)軟件定性仿真分析了QPSK正交調(diào)制解調(diào)系統(tǒng),設(shè)計(jì)出了滿足系統(tǒng)要求的實(shí)現(xiàn)電路框圖并選定了芯片;2,在完成了基于FPGA芯片實(shí)現(xiàn)QPSK調(diào)制解調(diào)的算法方案設(shè)計(jì)基礎(chǔ)上,利用VHDL語(yǔ)言完成了芯片程序的設(shè)計(jì),并對(duì)其進(jìn)行了調(diào)試和功能仿真;3,利用設(shè)計(jì)出的調(diào)制解調(diào)器與選定的AD、DA、正交調(diào)制解調(diào)芯片,完成了QPSK通信系統(tǒng)的硬件電路的設(shè)計(jì)并完成了調(diào)制電路的研制;4,完成電路的信息速率大于300Kbps,產(chǎn)生的中頻信號(hào)中心頻率70MHz,帶寬500KHz,滿足系統(tǒng)設(shè)計(jì)要求,由于時(shí)間關(guān)系解調(diào)電路仍在調(diào)試中。  本文基于FPGA實(shí)現(xiàn)的QPSK數(shù)字調(diào)制解調(diào)器具有體積小、集成度高和軟件可升級(jí)等優(yōu)點(diǎn),這為設(shè)計(jì)高集成和高靈活性的通信系統(tǒng)提供了技術(shù)基礎(chǔ)。

    標(biāo)簽: QPSK FPGA 基帶 通信設(shè)計(jì)

    上傳時(shí)間: 2013-07-08

    上傳用戶:xinshou123456

  • 全并行Viterbi譯碼器的FPGA實(shí)現(xiàn)

      本文對(duì)于全并行Viterbi譯碼器的設(shè)計(jì)及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究,并最終將用FPGA實(shí)現(xiàn)的譯碼器嵌入到某數(shù)字通信系統(tǒng)之中。  首先介紹了卷積碼及Viterbi譯碼算法的基本原理,并對(duì)卷積碼的糾錯(cuò)性能進(jìn)行了理論分析。接著介紹了Viterbi譯碼器各個(gè)模塊實(shí)現(xiàn)的一些經(jīng)典算法,對(duì)這些算法的硬件結(jié)構(gòu)設(shè)計(jì)進(jìn)行優(yōu)化并利用FPGA實(shí)現(xiàn),而后在QuartusⅡ平臺(tái)上對(duì)各模塊的實(shí)現(xiàn)進(jìn)行仿真以及在Matlab平臺(tái)上對(duì)結(jié)果進(jìn)行驗(yàn)證。最后給出Viterbi譯碼模塊應(yīng)用在實(shí)際系統(tǒng)上的誤碼率測(cè)試性能結(jié)果。  測(cè)試結(jié)果表明,系統(tǒng)的誤碼率達(dá)到了工程標(biāo)準(zhǔn)的要求,從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性,同時(shí)所設(shè)計(jì)的基于FPGA實(shí)現(xiàn)的全并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膽?yīng)用場(chǎng)合。

    標(biāo)簽: Viterbi FPGA 并行 譯碼器

    上傳時(shí)間: 2013-07-30

    上傳用戶:13913148949

  • 傳輸流復(fù)用器的FPGA建模與實(shí)現(xiàn)

    數(shù)字電視近年來(lái)飛速發(fā)展,它最終取代模擬電視是一個(gè)必然趨勢(shì)。可編程邏輯技術(shù)以及EDA技術(shù)的升溫也帶來(lái)了電子系統(tǒng)設(shè)計(jì)的巨大變革。本論文將迅速發(fā)展的FPGA技術(shù)應(yīng)用于數(shù)字電視系統(tǒng)中,研究探討了數(shù)字電視前端系統(tǒng)中的關(guān)鍵設(shè)備——傳輸流復(fù)用器的FPGA建模和實(shí)現(xiàn),以及相關(guān)的關(guān)鍵技術(shù)。本論文首先介紹了數(shù)字電視的發(fā)展現(xiàn)狀和前景,概述了數(shù)字電視前端系統(tǒng)的組成結(jié)構(gòu)與關(guān)鍵技術(shù),以及可編程邏輯技術(shù)的發(fā)展和優(yōu)勢(shì)。然后介紹了數(shù)字電視系統(tǒng)中的重要標(biāo)準(zhǔn)MPEG-2以及傳輸流復(fù)用器的原理和系統(tǒng)結(jié)構(gòu),并且從理論上闡述了復(fù)用器設(shè)計(jì)的關(guān)鍵技術(shù):PSI重組和PCR調(diào)整。接著詳細(xì)說(shuō)明了如何運(yùn)用創(chuàng)新思路,采用獨(dú)特的硬件架構(gòu)在一片F(xiàn)PGA上實(shí)現(xiàn)整個(gè)復(fù)用器的軟件和硬件系統(tǒng)的方案,并且舉例說(shuō)明了復(fù)用器硬件邏輯設(shè)計(jì)中所運(yùn)用的幾個(gè)FPGA設(shè)計(jì)技巧。最后對(duì)本文進(jìn)行總結(jié),并提出了數(shù)字電視系統(tǒng)中復(fù)用器設(shè)備未來(lái)發(fā)展的設(shè)想。本文中介紹的基于SOPC的硬件復(fù)用器設(shè)計(jì)方案,將系統(tǒng)的軟件和硬件集成在一款A(yù)ltera公司新推出的低成本高密度cyclone系列FPGA上,并且將FPGA設(shè)計(jì)技巧運(yùn)用于復(fù)用器的硬件邏輯設(shè)計(jì)中。整個(gè)設(shè)計(jì)方案不但簡(jiǎn)化了系統(tǒng)設(shè)計(jì),而且實(shí)現(xiàn)了穩(wěn)定,高速,低成本,可擴(kuò)展性強(qiáng)的復(fù)用器系統(tǒng)。

    標(biāo)簽: FPGA 傳輸流 復(fù)用器 建模

    上傳時(shí)間: 2013-06-02

    上傳用戶:gtzj

主站蜘蛛池模板: 临海市| 公安县| 沿河| 湘西| 苏州市| 黄骅市| 新竹县| 蒙山县| 突泉县| 宣城市| 威信县| 铁岭市| 太仆寺旗| 佛冈县| 江安县| 鹰潭市| 庆安县| 灵寿县| 浮梁县| 神农架林区| 南靖县| 洛南县| 云林县| 孟州市| 噶尔县| 克拉玛依市| 北票市| 河北省| 玉林市| 炎陵县| 夏河县| 正定县| 淮滨县| 利辛县| 黔西| 永城市| 甘德县| 大宁县| 留坝县| 固始县| 石楼县|