亚洲永久免费视频,国产精品视频最多的网站,精品国产一区二区三区性色av

智能斷路器

基于ARM太陽能割草機器人控制系統的研究

本文以太陽能割草機器人為研究對象，以經濟實用為研究目標，主要研究了太陽能割草機器人的定位行走、能量管理、基于ARM的控制硬件構成和軟件設計以及嵌入式數據庫系統構建等關鍵技術。全區域覆蓋路徑規劃一直是智能割草機研究的一個難點，本課題從相對定位入手，提出了一種以基站為參考原點建立全局坐標的方法，其為路徑規劃提供了準確的定位，消除了在路徑規劃過程中誤差的積累。根據太陽能電池板及蓄電池混合供能的特點設計了能量的人工智能決策系統-Agent反應型決策系統，為能量的供應提供了優化的決策算法。控制系統是體現太陽能割草機器人智能化水平的關鍵部分，根據應用要求，結合結構簡單實用的理念，設計了太陽能割草機器人基于ARM中心控制模塊、電機控制模塊、傳感器系統以及定位系統模塊的硬件部分。在硬件設計的基礎上設計了操作系統以及嵌入式數據庫系統，并給出了每個模塊具體的算法。本文主要研究的太陽能割草機器人控制系統，提供了一套低成本、切實可行的設計方案，具有一定的理論意義和實用價值。

標簽： ARM 太陽能機器人控制系統

上傳時間： 2013-04-24

上傳用戶：WANGLIANPO
基于ARM的斷路器智能控制器的研究

智能控制器是智能斷路器的核心，不僅具有普通脫扣器的各種保護功能，而且還具有實時參數顯示、故障記憶和查詢、自診斷等多項功能。在回顧和總結了智能斷路器的發展歷程后，討論了當前智能斷路器的發展趨勢，提出了基于ARM的斷路器智能控制器的研究。本論文介紹了斷路器智能控制器的設計原理，同時重點闡述了斷路器智能控制器的各項參數測量及保護原理和算法，并進行了具體的硬件和軟件模塊的設計，旨在實現斷路器的智能保護。本文涉及的斷路器智能控制器，在硬件上以PHILIPS公司的ARM芯片LPC2294為核心處理器，主要進行數據的實時采集處理和斷路器的故障保護。硬件設計采用了標準化模塊設計方法，硬件電路盡可能選擇標準化、模塊化結構的典型電路，以便擴展。其中，液晶選用的是SMG240128A，鍵盤芯片選用的是ZLG7290。軟件的編制采用模塊化編程方法，每一個模塊相對獨立，完成特定功能，便于維護添加新功能。編程工具為ARM公司提供的ADS1.2。為了保證智能控制器各種保護功能的可靠實現，論文中對智能控制器的干擾源進行了分析，從硬件和軟件兩個方面采取了多項設計措施，提高了智能控制器的穩定性和可靠性。實踐證明，論文中構建的斷路器智能控制器結構簡單，易于實現，可以滿足系統需要，因此具有較高的實用價值。

標簽： ARM 斷路器智能控制器

上傳時間： 2013-06-10

上傳用戶：yy307115118
基于ARM的智能家居網絡視頻監控系統研究

隨著現代科學技術的發展和人民生活水平的提高，人們對住宅的安全性提出了更高的要求。由于視頻監控具有直觀、方便、信息內容豐富等的特點，而被廣發的應用各種安防系統中。現有的家居監控系統智能化程度低，無法更好的適應家居安防系統的要求，因此研究并開發出適合人們需要的智能化家居視頻監控系統具有重要的意義。本課題針對現有家居視頻監控系統的問題，選用SAMSLING公司基于ARM9核的S3C2410芯片作為CPU，擴展了USB攝像頭、Internet芯片、紅外傳感器模塊、液晶屏、鍵盤等外圍設備，設計出一種基于ARM的智能家居網絡視頻監控系統。該系統的功能主要包括：攝像頭采集圖像并在LCD上進行顯示；在戶外PC上可以通過網絡查看ARM端家中情況，圖像經過壓縮后進行傳輸；截取圖像進行人臉檢測；當檢測到人臉時，GPRS發送短信通知主人有入侵情況發生；檢測到人臉的圖像壓縮后進行存儲。本文介紹了系統各個硬件型號的選取，硬件的性能參數，硬件引腳和寄存器參數，設計了各個硬件之間的接口電路。系統的軟件部分采用嵌入式Linux作為操作系統，在目標板上移植了引導程序、Linux裁剪后的系統和文件系統，在此基礎上實現了攝像頭圖像采集和LCD上的顯示、基于膚色和模板匹配的人臉檢測算法、基于DCT變換的有損圖像壓縮算法、GPRS短信發送、圖像網絡傳輸等軟件功能。試驗結果表明，本系統能夠較好的實現預期的功能，具有較好的穩定性和應用前景。

標簽： ARM 智能家居網絡視頻監控系統研究

上傳時間： 2013-04-24

上傳用戶：四只眼
基于ARMLinux的小區智能監控系統設計

隨著經濟與科技的發展，人們對住宅小區提出了智能化的要求：一方面住戶要求能夠遠程監視家庭環境和控制家電設備；另一方面，小區管理人員要求實現對小區事務的統一管理。計算機、通信和ARM嵌入式技術為小區的智能化提供了有力的技術支持。本文來源于實驗室與日本NTT公司合作的智能家居項目，提出一種基于ARM-Linux平臺的小區智能監控系統的實現方案。系統包括小區網關、家庭中繼器和家庭傳感器/開關設備三部分。家庭中繼器通過RS485總線連接家庭內部各種傳感器和開關設備組成家庭內部通信網，中繼器可以在家庭內部網中集中采集傳感器數據和控制家電開關設備。小區網關通過Ethernet連接各家庭中繼器組成小區局域網，它可以統一管理所有家庭中繼器和家庭設備。用戶可以通過Internet訪問小區網關的Web服務器來查看家庭內部傳感器信息或發送操作指令來遠程控制家電開關設備，小區管理人員也可以通過小區網關的服務器發布小區管理信息。從而，實現家庭監控和小區管理的智能化。本文主要工作包括：家庭中繼器的硬件設計、系統軟件移植和應用軟件設計；小區網關的軟件設計；家庭內通信網與小區局域網的組網以及在通信網絡中采用的通信協議的設計。通過對實驗室原型系統的實驗與測試，證明小區智能監控系統能夠良好運行。

標簽： ARMLinux 小區智能監控系統設計

上傳時間： 2013-07-27

上傳用戶：zxc23456789
高速Viterbi譯碼器的FPGA實現

本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結構的設計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發設計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀，在FPGA內部完成誤碼驗證和誤碼計數的工作。與基于軟件實現譯碼過程的DSP芯片不同，FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現，本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。

標簽： Viterbi FPGA 譯碼器

上傳時間： 2013-04-24

上傳用戶：181992417
基于FPGA技術的星載高速復接器設計

隨著空間科學任務的增加,需要處理的空間科學數據量激增,要求建立一個高速的空間數據連接網絡.高速復接器作為空間飛行器星上網絡的關鍵設備,其性能對整個空間數據網絡的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進行異步速率調整,應用VHDL語言和可編程門陣列FPGA技術,對多個信號源數據進行數據打包、信道選通調度和多路復接的方法.設計中,用VHDL語言對高速復接器進行行為級建模,為了驗證這個模型,首先使用軟件進行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進行仿真,在軟件邏輯仿真取得預期結果后,繼續設計硬件電路,設計出的實際電路實現了將來自兩個不同速率的信源數據(1394總線數據和1553B總線數據)復接成一路符合CCSDS協議的位流業務數據.在實驗調試中對FPGA的輸出數據進行檢驗,同時對設計方法進行驗證.驗證結果完全符合設計目標.應用硬件可編程邏輯芯片FPGA設計高速復接器,大幅度提高了數據的復接速率,可應用于未來的星載高速數據系統中,能夠完成在軌系統的數據復接任務.

標簽： FPGA 星載復接器

上傳時間： 2013-07-17

上傳用戶：wfl_yy
基于ARM的嵌入式智能儀表研究

傳感器是測控系統的重要組成部分，但有些傳感器，如增量式或絕對式旋轉編碼器，因無配套的二次儀表，給使用帶來不便。有些傳感器雖然可以買到配套的儀表，但價格昂貴，功能單一且功能無法擴展。為此，本課題以設計一種通用性強，功能擴展方便的測量儀表為目的，將計算機技術與嵌入式微處理器技術用于測量儀表當中，設計一種基于ARM的嵌入式智能儀表。課題主要研究工作包括： 1.在分析比較各種二次儀表功能的基礎上，提出了基于ARM的嵌入式智能儀表設計方案。搭建了儀表的硬件平臺。 2.軟件設計實現了μC/OS-Ⅱ嵌入式系統在ARM7微控制器上的移植。在此基礎上，對嵌入式系統進行了一定的擴展，編寫了LCD驅動程序，調用了串口通信，A/D轉換等模塊的API函數，建立了多任務環境，使儀表兼具PWM脈寬調制功能、數據采集、顯示和傳輸功能。 3.通過增量式、絕對式旋轉編碼器實驗、轉矩轉速傳感器實驗、輸出模擬信號的角度傳感器實驗和PWM輸出實驗驗證儀表的功能。 RTOS平臺的構建，降低了軟件設計的復雜度，提高了系統的實時性和靈活性，縮短了開發周期。經過實驗驗證，該儀表能夠準確測定頻率信號、模擬信號及數字信號。

標簽： ARM 嵌入式智能儀表

上傳時間： 2013-04-24

上傳用戶：1234567890qqq
基于FPGA的全數字激光測距信號處理

激光測距是一種非接觸式的測量技術，已被廣泛使用于遙感、精密測量、工程建設、安全監測以及智能控制等領域。早期的激光測距系統在激光接收機中通過分立的單元電路處理激光發、收信號以測量光脈沖往返時間，使得開發成本高、電路復雜，調試困難，精度以及可靠性相對較差，體積和重量也較大，且沒有與其他儀器相匹配的標準接口，上述缺陷阻礙了激光測距系統的普及應用。本文針對激光測距信號處理系統設計了一套全數字集成方案，除激光發射、接收電路以外，將信號發生、信號采集、綜合控制、數據處理和數據傳輸五個部分集成為一塊專用集成電路。這樣就不再需要DA轉換和AD轉換電路和濾波處理等模塊，可以直接對信號進行數字信號處理。與分立的單元電路構成的激光測距信號處琿相比，可以大大降低激光測距系統的成本，縮短激光測距的研制周期。并且由于專用集成電路帶有標準的RS232接口，可以直接與通信模塊連接，構成激光遙測實時監控系統，通過LED實時顯示測距結果。這樣使得激光測距系統只需由激光器LD、接收PD和一片集成電路組成即可，提出了橋梁的位移監測技術方法，并設計出一種針對橋梁的位移監測的具有既便攜、有效又經濟實用的監測樣機。本文基于xil inx公司提供的開發環境(ise8.2)、和Virtex2P系列XC2VP30的開發版來設計的，提出一種基于方波的利用DCM(數字時鐘管理器)檢相的相位式測距方法；采用三把側尺頻率分別是30MHz、3MHz、lOkHz，對應的測尺長度分別為5米、50米和15000米，對應的精度分別為±0.02米、±0.5米和±5米。設計了一套激光測距全數字信號處理系統。為了證明本系統的準確性，另外設計了一套利用延時的方法來模擬激光光路，經過測試，證明利用DCM檢相的相位式測距方法對于橋梁的位移監測是可行的，測量精度和測量結果也滿足設計方案要求。

標簽： FPGA 全數字信號處理激光測距

上傳時間： 2013-06-12

上傳用戶：fanboynet
干涉型光纖水聽器信號解調方法研究

光纖水聽器自問世以來，在巨大的軍事價值和民用價值推動下得到了迅速發展，已逐漸從實驗室研究階段走向工程應用。同時隨著光纖水聽器的不斷發展，對水聲信號的檢測技術以及數字處理能力也提出了新的要求。論文在此背景下開展了一系列研究工作，并提出了利用FPGA(Field ProgrammableGate Array，現場可編程門陣列)實現光纖3×3耦合器解調算法的新思路。目前干涉型光纖水聽器的解調一般采用PGC(Phase Generated Carrier，相位生成載波技術)技術和基于3×3光纖耦合器干涉的解調技術。PGC技術在解調過程中引入了載波信號，它對采樣率，激光器等的要求都較高，因此我們把目光投向3×3耦合器解調技術，文中對其解調原理進行了闡述，對采樣率的確定進行了討論，并對3×3耦合器三路輸出不對稱的情況進行了分析，最后在本文的結論部分提出了基于3×3耦合器解調的改良方案。目前，光纖信號數字化解調的硬件實現采用DSP(Digital Signal Process，可編程數字信號處理器)信號處理機，與之相比，FPGA解調具有速度快、資源占用少、易于擴展等優勢。本文對FPGA與DSP、ASIC(application-specificintegrated circuit，專用集成電路)實現方案進行了對比，分析了適合利用FPGA實現的算法所應具備的特征；介紹了3×3耦合器解調算法中各個模塊的設計情況；分析了系統的工作情況，硬件的構造及芯片的選擇，最后驗證了利用FPGA可以實現3×3耦合器解調算法。

標簽： 干涉型光纖水聽器信號解調方法研究

上傳時間： 2013-07-03

上傳用戶：love1314
基于FPGA的RS碼編譯碼器的設計與實現

研制發射微小衛星，是我國利用空間技術服務經濟建設、造福人類的重要途徑。現代微小衛星在短短20年里能取得長足的發展，主要取決于微小衛星自身的一系列特點：重量輕，體積小，成本低，性能高，安全可靠，發射方便、快捷靈活等。在衛星通信系統中，由于傳輸信道的多徑和各種噪聲的影響，信號在接收端會引起差錯，通過信道編碼環節，可對這些不可避免的差錯進行檢測和糾正。在微小衛星通信鏈路中，信道編碼器的任務是差錯控制。本文采用符合空間數據系統咨詢委員會CCSDS標準的鏈接碼進行信道編碼，即內碼為（2，1，6）的卷積碼，外碼為（255，223）的RS碼，中間進行交織操作。其中，里德-索羅蒙碼(簡稱RS碼)是一種重要的非二進制BCH碼，是分組碼中糾錯能力最強的糾錯碼，一次可以糾正多個突發錯誤，廣泛地用于空間通信中。本文針對南京航空航天大學自行研制的微小衛星通信分系統的技術要求，在用SystemView和C語言仿真的基礎上，用硬件描述語言Verilog設計了RS（255，223）編碼器和譯碼器，使用Modelsim軟件進行了功能仿真，并通過Xilinx公司的軟件ISE對設計進行綜合、布局布線，最后生成可下載的比特流文件下載到Xilinx公司的型號為XC3S2000的FPGA芯片中，完成了電路的設計并實現了編碼譯碼的功能，表明本文設計的信道編解碼器的正確性和實用性，滿足了微小衛星通信分系統的技術要求。

標簽： FPGA RS碼編譯碼器

上傳時間： 2013-08-01

上傳用戶：lili123

<bdo id="4is4u"></bdo>

<input id="4is4u"></input>