<strike id="oa8oi"></strike>
Actel SmartFusion智能混合信號FPGA在單個(gè)器件中整合了已經(jīng)獲驗(yàn)證且高度靈活的ProASIC?3 FPGA架構(gòu)、先進(jìn)的混合信號功能以及一個(gè)ARM? Cortex?-M3硬核處理器。SmartFusion能夠?yàn)榍度胧较到y(tǒng)設(shè)計(jì)人員提供了多達(dá)50萬門用戶邏輯、13.8 Kb的通用FPGA RAM、眾多系統(tǒng)外設(shè)和可編程模擬電路，以及一個(gè)包含了100 MHz Cortex-M3處理器(64 Kb SRAM 和 512 Kb閃存)的微控制器子系統(tǒng)(MSS)。
標(biāo)簽： SmartFusion Actel FPGA 智能混合
上傳時(shí)間： 2013-04-24
上傳用戶：00.00
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉(zhuǎn)換，對外圍芯片的驅(qū)動(dòng)，完成對芯片的測試功能以及對芯片電路保護(hù)等。 本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤上華0.5μm的工藝庫，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對芯片電路測試設(shè)計(jì)的要求。 4.對于端口電路來講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對它進(jìn)行了功能和時(shí)序的仿真。滿足設(shè)計(jì)要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過對管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。
上傳時(shí)間： 2013-07-20
上傳用戶：頂?shù)弥?/p>
智能化住宅小區(qū)，是指在一定范圍內(nèi)通過有效的傳輸網(wǎng)絡(luò)，將多元住處服務(wù)、物業(yè)管理、安防以及住宅智能化等系統(tǒng)結(jié)合在一起，為該小區(qū)的服務(wù)與管理提供高技術(shù)的智能化手段。從而實(shí)現(xiàn)快捷高效的超值服務(wù)管理和安全舒適的家居環(huán)境，使業(yè)主生活得更安全、更方便。 隨著國民經(jīng)濟(jì)和科學(xué)技術(shù)水平的提高，特別是計(jì)算機(jī)技術(shù)、通信技術(shù)、網(wǎng)絡(luò)技術(shù)和控制技術(shù)的迅速發(fā)展，促進(jìn)了智能小區(qū)在我國的推廣和應(yīng)用。目前這些小區(qū)的智能化建設(shè)大多數(shù)是采用Lonworks、FF等現(xiàn)場總線技術(shù)。但是現(xiàn)場總線協(xié)議標(biāo)準(zhǔn)化程度還不成熟，且成本較高。隨著寬帶Internet進(jìn)入家庭，利用Internet來構(gòu)建智能小區(qū)已成為大勢所趨。 本文介紹了一種基于以太網(wǎng)和FPGA的嵌入式智能小區(qū)管理系統(tǒng)的組建方法。首先，以Altera的FPGA為核心，通過在外圍添加適當(dāng)?shù)拇鎯υO(shè)備和通信接口設(shè)備，構(gòu)成一個(gè)嵌入式系統(tǒng)的硬件平臺。其次，在此平臺的基礎(chǔ)上，通過在FPGA中定制Nios Ⅱ軟核處理器以及在外圍的Flash存儲器中下載uClinux操作系統(tǒng)，從而構(gòu)建出一套資源豐富的嵌入式操作系統(tǒng)。該系統(tǒng)帶有一個(gè)網(wǎng)絡(luò)功能齊全的Web服務(wù)器。最后，將此操作系統(tǒng)作為智能小區(qū)的樓宇集中器，再根據(jù)需要配置適當(dāng)?shù)牟杉骱惋@示器，就可以組建成一套功能強(qiáng)大的智能小區(qū)管理系統(tǒng)。它可以完成圖像抄表、定時(shí)圖像采集、實(shí)時(shí)溫度監(jiān)控、樓宇廣播、智能語音報(bào)警等功能。 這種利用當(dāng)前流行的嵌入式系統(tǒng)來組建的智能小區(qū)管理系統(tǒng)，不但實(shí)現(xiàn)簡單、功能強(qiáng)大；而且節(jié)約布線、成本低廉。因此具有很高的性價(jià)比，相信在未來有較大的市場潛力。 本文主要包括如下幾個(gè)部分：系統(tǒng)硬件結(jié)構(gòu)設(shè)計(jì)，包括系統(tǒng)的原理圖構(gòu)建和PCB板的繪制：系統(tǒng)核心處理器設(shè)計(jì)，包括Nios Ⅱ軟核CPU的設(shè)計(jì)方法、外圍存儲和通信器件的添加及設(shè)計(jì)方法；嵌入式操作系統(tǒng)uClinux的相關(guān)知識及移植方法：系統(tǒng)的軟件結(jié)構(gòu)設(shè)計(jì)，包括圖像采集、溫度采集、LCD顯示等CGI程序設(shè)計(jì)，以及單片機(jī)語音報(bào)警程序設(shè)計(jì)等；最后給出了調(diào)試情況以及一些試驗(yàn)結(jié)果。
標(biāo)簽： FPGA 以太網(wǎng) 智能小區(qū)
上傳時(shí)間： 2013-04-24
上傳用戶：木末花開
本書精選了328例經(jīng)典智能電路，包括光控電路、溫控電路、濕敏電路、力敏電路、氣敏電路、電壓敏電路、磁敏電路、聲控電路以及傳感器電路等九大類，并推薦了400余個(gè)敏感元器件且將它們?nèi)跁竭@328例智能電路中，使讀者看得懂用得上。 本書可作為中小學(xué)生以及電子類大專在校生的自修讀物，也可作為學(xué)校實(shí)驗(yàn)室教材，對電工電子產(chǎn)品的設(shè)計(jì)者和維修者來說更是不可多得的資料。
上傳時(shí)間： 2013-06-05
上傳用戶：vans
北京航空航天大學(xué)在參加飛思卡爾智能車比賽中的技術(shù)報(bào)告
標(biāo)簽： 航空航天 大學(xué) 技術(shù)報(bào)告
上傳時(shí)間： 2013-06-22
上傳用戶：是王洪文
用msp430單片機(jī)控制簡易智能小車的設(shè)計(jì)
上傳時(shí)間： 2013-07-27
上傳用戶：huangping588
以AT89C51為核心，采用部分外圍電路，實(shí)現(xiàn)對電風(fēng)扇的智能控制．通過AT89C51對雙向可控硅的控制，可實(shí)現(xiàn)風(fēng)速的無級調(diào)速，且可以實(shí)現(xiàn)模擬自然風(fēng)、睡眠風(fēng)等，通過單片機(jī)自身的功能及外接少量電路可實(shí)現(xiàn)電
上傳時(shí)間： 2013-06-16
上傳用戶：從此走出陰霾
分,5'1Zk硬件和軟件的角度介紹了智能電壓數(shù)據(jù)采集裝置各部分的原理、功能，給出了串行通訊的程序流程圖及部分程序。經(jīng)調(diào)試證明，該程序簡單、可靠，具有較高的應(yīng)用價(jià)值。
上傳時(shí)間： 2013-07-07
上傳用戶：凌云御清風(fēng)
信息技術(shù)在建筑行業(yè)的高速發(fā)展使得智能住宅和智能小區(qū)迅速崛起并成長為巨大的新興產(chǎn)業(yè)。文章提出了一個(gè)基于$3C2410的高性能、低價(jià)格的WLAN智能住宅控制終端的設(shè)計(jì)方案。該方案依托成熟的無線局域
標(biāo)簽： S3C2410 WLAN 智能住宅 控制終端
上傳時(shí)間： 2013-05-26
上傳用戶：66wji
本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實(shí)現(xiàn)結(jié)構(gòu)。并主要研究了USB器件端處理器的RTL級實(shí)現(xiàn)及FPGA原型驗(yàn)證、和ASIC實(shí)現(xiàn)研究，包括從模型建立、算法仿真、各個(gè)模塊的RTL級設(shè)計(jì)及仿真、FPGA的下載測試和ASIC的綜合分析。它的速度滿足預(yù)定的48MHz，等效門面積不超過1萬門，完全可應(yīng)用于SOC設(shè)計(jì)中。 本文重點(diǎn)對嵌入式USB器件端處理器的FPGA實(shí)現(xiàn)作了研究。為了準(zhǔn)確測試本處理器的運(yùn)行情況，本文應(yīng)用串口傳遞測試數(shù)據(jù)入FPGA開發(fā)板，測試模塊讀入測試數(shù)據(jù)，發(fā)送入PC機(jī)的主機(jī)端。通過NI-VISA充當(dāng)軟件端，檢驗(yàn)測試數(shù)據(jù)的正確。
上傳時(shí)間： 2013-07-24
上傳用戶：1079836864
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
