當(dāng)今繡花機(jī)市場(chǎng)蓬勃發(fā)展，繡花機(jī)控制系統(tǒng)作為繡花機(jī)最核心的部分，是提高性能和降低成本的關(guān)鍵。本文結(jié)合浙江虎王科技有限公司與浙江大學(xué)的合作項(xiàng)目“繡花機(jī)控制系統(tǒng)”，設(shè)計(jì)出一套基于ARM的技術(shù)先進(jìn)、功能精簡(jiǎn)、高性?xún)r(jià)比的繡花機(jī)控制系統(tǒng)。論文按照嵌入式系統(tǒng)的開(kāi)發(fā)過(guò)程，先根據(jù)市場(chǎng)需求劃分了控制系統(tǒng)的功能模塊并構(gòu)建了總體架構(gòu),選擇了系統(tǒng)的軟硬件平臺(tái)，然后采用先進(jìn)的設(shè)計(jì)方法對(duì)繡花機(jī)控制系統(tǒng)的硬件和軟件進(jìn)行了設(shè)計(jì)。 第一章介紹了繡花機(jī)及其控制系統(tǒng)的發(fā)展過(guò)程和現(xiàn)狀，論述了嵌入式系統(tǒng)的定義、特點(diǎn)和發(fā)展，闡述了ARM的發(fā)展歷史、研究和應(yīng)用現(xiàn)狀，提出了論文的主要研究?jī)?nèi)容，最后給出了論文的總體結(jié)構(gòu)。 第二章闡述了嵌入式系統(tǒng)的開(kāi)發(fā)過(guò)程，選擇了軟硬件協(xié)同設(shè)計(jì)法為本系統(tǒng)的設(shè)計(jì)方法，論述了EDA技術(shù)的工作范圍和設(shè)計(jì)步驟，詳細(xì)討論了軟件的結(jié)構(gòu)化設(shè)計(jì)方法和面向?qū)ο笤O(shè)計(jì)方法的原理，最后給出了繡花機(jī)控制系統(tǒng)的設(shè)計(jì)原則。 第三章根據(jù)市場(chǎng)需求劃分了繡花機(jī)控制系統(tǒng)的功能模塊，構(gòu)建了系統(tǒng)總體架構(gòu)，并分析了每個(gè)模塊的具體功能；根據(jù)選型原則選出了適用于繡花機(jī)控制系統(tǒng)的上位機(jī)和下位機(jī)CPU芯片、操作系統(tǒng)及開(kāi)發(fā)環(huán)境。 第四章根據(jù)總體架構(gòu)，在選好的CPU芯片的基礎(chǔ)．卜確定了繡花機(jī)控制系統(tǒng)的硬件框架，詳細(xì)設(shè)計(jì)了電源電路、復(fù)位電路、存儲(chǔ)器接口電路、鍵盤(pán)與顯示電路、USB接口電路、串行通信接口電路和下層機(jī)電接口電路。 第五章按照上位機(jī)和下位機(jī)的層次構(gòu)建了繡花機(jī)控制系統(tǒng)的軟件框架，設(shè)計(jì)了鍵盤(pán)輸入模塊、圖形顯示模塊、USB驅(qū)動(dòng)模塊、花樣存儲(chǔ)與管理模塊、串口通信模塊、機(jī)電控制模塊的程序。 第六章回顧與總結(jié)全文的主要研究?jī)?nèi)容，歸納了本文的主要研究成果，并對(duì)今后的研究工作作了展望。
標(biāo)簽： ARM 繡花機(jī) 嵌入式控制 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：CSUSheep
按照公安部規(guī)定，我國(guó)從 2004 年開(kāi)始換發(fā)第二代居民身份證，預(yù)計(jì)到 2008 年基本完成第二代居民身份證的換發(fā)工作。第二代身份證與第一代身份證最大的區(qū)別在于：它的內(nèi)部嵌入了一枚指甲蓋大小的非接觸式 IC 芯片，該芯片內(nèi)存儲(chǔ)有姓名、性別等9項(xiàng)信息。本課題設(shè)計(jì)出一款基于 ARM 和 GPRS 技術(shù)的第二代身份證無(wú)線手持閱讀器，該閱讀器能讀出第二代身份證內(nèi) IC 卡信息，并可通過(guò) GPRS 網(wǎng)絡(luò)將信息進(jìn)行無(wú)線傳輸。 本文以該閱讀器的設(shè)計(jì)為主線，論述的主要內(nèi)容如下： 1．介紹了課題背景及意義。全國(guó) 9 億第二代身份證的換發(fā)，必然帶來(lái)各行業(yè)對(duì)閱讀器的大量需求，而現(xiàn)有閱讀器的弊端促使了對(duì)閱讀器做更深入的研究。 2．介紹了相關(guān)概念及技術(shù)，包括：無(wú)線射頻識(shí)別技術(shù)、ISO/IEC14443 協(xié)議、嵌入式系統(tǒng)、ARM、GPRS技術(shù)等。 3．詳細(xì)介紹了該閱讀器的硬件設(shè)計(jì)方法，并給出主要硬件模塊電路原理圖及其 PCB 板設(shè)計(jì)方法，同時(shí)也簡(jiǎn)單介紹了硬件的焊接和調(diào)試過(guò)程。 4．詳細(xì)介紹了該閱讀器的軟件設(shè)計(jì)方法，包括：讀卡模塊驅(qū)動(dòng)程序、GPRS 模塊驅(qū)動(dòng)程序、人機(jī)對(duì)話(huà)模塊驅(qū)動(dòng)程序、I/O 口驅(qū)動(dòng)程序的流程圖和部分代碼。 5．為使該閱讀器安全可靠地運(yùn)行，對(duì)閱讀器進(jìn)行了各種功能測(cè)試，包括：讀卡功能、GPRS 數(shù)據(jù)傳輸功能、人機(jī)接口功能。 通過(guò)功能測(cè)試，該閱讀器能準(zhǔn)確讀取第二代身份證內(nèi)信息并通過(guò)GPRS 網(wǎng)絡(luò)成功將信息發(fā)送出去。該閱讀器與市面上現(xiàn)有的閱讀器相比，具有可脫機(jī)操作、無(wú)線傳輸、小巧靈便的優(yōu)點(diǎn)。由于該閱讀器軟件采用模塊化的設(shè)計(jì)方法，可以方便移植到其他非接觸卡閱讀器中，因此本閱讀器具有非常廣泛的應(yīng)用前景。
上傳時(shí)間： 2013-06-10
上傳用戶(hù)：爺?shù)臍赓|(zhì)
GPS技術(shù)在導(dǎo)航、定位及精確打擊等方面產(chǎn)生了重要影響，已經(jīng)廣泛地應(yīng)用在各種武器平臺(tái)上。但是，在干擾環(huán)境下也顯現(xiàn)出許多問(wèn)題。由于其到達(dá)地球表面的信號(hào)極其微弱(-160dBW)，在現(xiàn)在復(fù)雜的電磁環(huán)境中容易受到干擾，尤其是C/A碼信號(hào)更易受到干擾，并且隨著導(dǎo)航戰(zhàn)的發(fā)展對(duì)GPS的抗干擾已成為爭(zhēng)取導(dǎo)航資源的有效措施。因此，研究干擾環(huán)境下的GPS接收機(jī)設(shè)計(jì)具有重要意義。 本文首先簡(jiǎn)要介紹了GPS信號(hào)的結(jié)構(gòu)及構(gòu)成，通過(guò)對(duì)GPS信號(hào)特征以及接收機(jī)抗干擾能力的分析，結(jié)合干擾對(duì)接收機(jī)的作用方式及效果，確定GPS最易受的干擾類(lèi)型為阻塞式干擾，然后針對(duì)這種干擾類(lèi)型提出了一種有效的抗干擾技術(shù)-----自適應(yīng)調(diào)零天線技術(shù)。接下來(lái)，著重研究了GPS接收機(jī)在此抗干擾技術(shù)前提下的若干抗干擾方法，并對(duì)其進(jìn)行了詳細(xì)的分析和討論。 研究過(guò)程中，通過(guò)對(duì)最佳化準(zhǔn)則和空域自適應(yīng)濾波的理解，首先對(duì)不同天線陣列結(jié)構(gòu)進(jìn)行了性能仿真和比較分析，然后在對(duì)稱(chēng)圓形天線陣列的基礎(chǔ)上對(duì)空域自適應(yīng)算法進(jìn)行了仿真分析，針對(duì)其自由度有限的問(wèn)題接著對(duì)空時(shí)濾波方法做了詳細(xì)討論，在7元對(duì)稱(chēng)圓形陣列的基礎(chǔ)上仿真說(shuō)明了二者各自的優(yōu)缺點(diǎn)。考慮到實(shí)際的干擾環(huán)境和本課題研究的初期階段，因此選用了適合本課題干擾環(huán)境的空域?yàn)V波方法，并對(duì)其自適應(yīng)算法進(jìn)行了適當(dāng)?shù)母倪M(jìn)，使得其抗干擾性能獲得了一定程度的改善。 最后，詳細(xì)說(shuō)明了該接收機(jī)抗干擾模塊的FPGA實(shí)現(xiàn)原理。詳細(xì)給出了頂層及各子模塊的設(shè)計(jì)流程與RTL視圖，實(shí)驗(yàn)結(jié)果驗(yàn)證了該算法的有效性。
標(biāo)簽： FPGA GPS 接收機(jī) 天線陣列
上傳時(shí)間： 2013-06-03
上傳用戶(hù)：xfbs821
LDPC碼以其接近Shannon極限的優(yōu)異性能在編碼界引起了轟動(dòng)，成為研究的熱點(diǎn)。隨著研究的不斷深入和技術(shù)的發(fā)展，目前，LDPC碼已經(jīng)被多個(gè)通信系統(tǒng)定為信道編碼方案，并被應(yīng)用到第二代數(shù)字視頻廣播衛(wèi)星(DVB—S2)通信系統(tǒng)中。由于LDPC碼譯碼過(guò)程中所涉及的數(shù)據(jù)量龐大，譯碼時(shí)序控制復(fù)雜，如何實(shí)現(xiàn)LDPC碼譯碼器成為了人們研究的重點(diǎn)。 論文以基于FPGA實(shí)現(xiàn)LDPC碼譯碼器為研究目標(biāo)，主要對(duì)譯碼算法選擇、譯碼數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、譯碼算法關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和譯碼的時(shí)序控制進(jìn)行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點(diǎn)分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法，并對(duì)四種譯碼算法的糾錯(cuò)性能和譯碼復(fù)雜度進(jìn)行比較論證，選出適合硬件實(shí)現(xiàn)的譯碼方案。結(jié)合通信系統(tǒng)，對(duì)譯碼算法進(jìn)行仿真分析，確定了譯碼算法的各個(gè)參數(shù)值和譯碼量化方案。 在系統(tǒng)仿真分析論證的基礎(chǔ)之上，以歸一化最小和譯碼算法為理論方案，利用硬件描述語(yǔ)言編寫(xiě)譯碼功能模塊，并基于FPGA實(shí)現(xiàn)了固定譯碼長(zhǎng)度的LDPC碼譯碼器，利用MATLAB和Modelsim分別對(duì)譯碼器進(jìn)行了功能驗(yàn)證和時(shí)序驗(yàn)證，最后模擬通信系統(tǒng)完成了譯碼器的硬件測(cè)試。
標(biāo)簽： LDPC FPGA 譯碼器 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：1234567890qqq
波前處理機(jī)是自適應(yīng)光學(xué)系統(tǒng)中實(shí)時(shí)信號(hào)處理和運(yùn)算的核心，隨著自適應(yīng)光學(xué)系統(tǒng)得發(fā)展，波前傳感器的采樣頻率越來(lái)越高，這就要求波前處理機(jī)必須有更強(qiáng)的數(shù)據(jù)處理能力以保證系統(tǒng)的實(shí)時(shí)性。在整個(gè)波前處理機(jī)的工作流程中，對(duì)CCD傳來(lái)的實(shí)時(shí)圖像數(shù)據(jù)進(jìn)行實(shí)時(shí)處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實(shí)時(shí)性，那么后續(xù)的處理過(guò)程都無(wú)從談起。因此，研制高性能的圖像處理平臺(tái)，對(duì)波前處理機(jī)性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國(guó)內(nèi)外圖像處理技術(shù)的應(yīng)用和發(fā)展?fàn)顩r，接著介紹了傳統(tǒng)的專(zhuān)用和通用圖像處理系統(tǒng)的結(jié)構(gòu)、特點(diǎn)和模型，并通過(guò)分析DSP芯片以及DSP系統(tǒng)的特點(diǎn)，提出了基于DSP和FPGA芯片的實(shí)時(shí)圖像處理系統(tǒng)。該系統(tǒng)不同于傳統(tǒng)基于PC機(jī)模式的圖像處理系統(tǒng)，發(fā)揮了DSP和FPGA兩者的優(yōu)勢(shì)，能更好地提高圖像處理系統(tǒng)實(shí)時(shí)性能，同時(shí)也最大可能地降低成本。 論文根據(jù)圖像處理系統(tǒng)的設(shè)計(jì)目的、應(yīng)用需求確定了器件的選型。介紹了主要的器件，接著從系統(tǒng)架構(gòu)、邏輯結(jié)構(gòu)、硬件各功能模塊組成等方面詳細(xì)介紹了DSP+FPGA圖像處理系統(tǒng)硬件設(shè)計(jì)，并分析了包括各種參數(shù)指標(biāo)選擇、連接方式在內(nèi)的具體設(shè)計(jì)方法以及應(yīng)該注意的問(wèn)題。 論文在闡述傳輸線理論的基礎(chǔ)上，在制作PCB電路板的過(guò)程中，針對(duì)高速電路設(shè)計(jì)中易出現(xiàn)的問(wèn)題，詳細(xì)分析了高速PCB設(shè)計(jì)中的信號(hào)完整性問(wèn)題，包括反射、串?dāng)_等，說(shuō)明了高速PCB的信號(hào)完整性、電源完整性和電磁兼容性問(wèn)題及其解決方法，進(jìn)行了一定的理論和技術(shù)探討和研究。 論文還介紹了基于FPGA的邏輯設(shè)計(jì)，包括了圖像采集模塊的工作原理、設(shè)計(jì)方案和SDRAM控制器的設(shè)計(jì)，介紹了SDRAM的基本操作和工作時(shí)序，重點(diǎn)闡述系統(tǒng)中可編程器件內(nèi)部模塊化SDRAM控制器的設(shè)計(jì)及仿真結(jié)果。 論文最后描述了硬件系統(tǒng)的測(cè)試及調(diào)試流程，并給出了部分的調(diào)試結(jié)果。 該系統(tǒng)主要優(yōu)點(diǎn)有：實(shí)時(shí)性、高速性。硬件設(shè)計(jì)的執(zhí)行速度，在高速DSP和FPGA中實(shí)現(xiàn)信號(hào)處理算法程序，保證了系統(tǒng)實(shí)時(shí)性的實(shí)現(xiàn)；性?xún)r(jià)比高。自行研究設(shè)計(jì)的電路及硬件系統(tǒng)比較好的解決了高速實(shí)時(shí)圖像處理的需求。
標(biāo)簽： DSPFPGA 圖像處理 電路板 硬件設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：firstbyte
近年來(lái)，隨著生物識(shí)別技術(shù)的興起，虹膜識(shí)別技術(shù)被日益關(guān)注。由于虹膜識(shí)別技術(shù)對(duì)個(gè)體識(shí)別具有高度的可靠性，已成為目前生物識(shí)別中最有發(fā)展前景的識(shí)別技術(shù)之一。與其它生物識(shí)別技術(shù)相比，虹膜識(shí)別技術(shù)具有唯一性、穩(wěn)定性、非侵犯性、不易偽造性和活體特性等優(yōu)勢(shì)。因此，虹膜識(shí)別技術(shù)具有廣闊的使用前景和很好的經(jīng)濟(jì)效益，越來(lái)越受到國(guó)內(nèi)外有關(guān)研究人員的重視。 目前，虹膜識(shí)別產(chǎn)品大多都是基于PC平臺(tái)的，在便攜性、穩(wěn)定性和安全性方面還存在一些問(wèn)題。為了克服以上的缺點(diǎn)，本文構(gòu)架了基于DSP和FPGA的嵌入式虹膜識(shí)別硬件平臺(tái)，使虹膜識(shí)別技術(shù)可應(yīng)用與更多的領(lǐng)域。 本文的主要工作如下： 1．設(shè)計(jì)了一個(gè)嵌入式硬件系統(tǒng)，包括DSP處理器、FPGA、COMS圖像傳感器、人機(jī)交互接口和通信接口。同時(shí)，還編寫(xiě)了各硬件模塊的驅(qū)動(dòng)程序。另外，由于系統(tǒng)中DSP工作頻率為300Mhz，另外有些器件工作在100Mhz，因此本文還給出了一些信號(hào)完整性分析和PCB設(shè)計(jì)經(jīng)驗(yàn)。 2．在FPGA設(shè)計(jì)中，編寫(xiě)Verilog程序，完成了虹膜圖像采集模塊、乒乓存儲(chǔ)器切換模塊、圖像采樣模塊以及將采樣后的圖像顯示在TFT彩色液晶上的模塊，最終實(shí)現(xiàn)了虹膜圖像實(shí)時(shí)顯示系統(tǒng)。此外，還設(shè)計(jì)實(shí)現(xiàn)了用于和DSP通信的HPI接口模塊。 3．完成了部分系統(tǒng)應(yīng)用程序設(shè)計(jì)。在使用DSP/BIOS實(shí)時(shí)操作系統(tǒng)的基礎(chǔ)上設(shè)計(jì)了各系統(tǒng)任務(wù)，通過(guò)調(diào)用驅(qū)動(dòng)程序控制和協(xié)調(diào)各硬件模塊，實(shí)現(xiàn)了虹膜識(shí)別功能。 最終，本文實(shí)現(xiàn)了系統(tǒng)設(shè)計(jì)，本設(shè)計(jì)可以快速有效的進(jìn)行虹膜識(shí)別。同時(shí)，由于本系統(tǒng)采用模塊化的軟硬件設(shè)計(jì)技術(shù)，使系統(tǒng)便于快速應(yīng)用于各種場(chǎng)合。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：qlpqlq
串行數(shù)字接口SDI是目前使用最廣泛的數(shù)字視頻接口。它是遵循SMPTE-259M和EBtJ-Tech-3267標(biāo)準(zhǔn)制定的，己經(jīng)被世界上眾多數(shù)字視頻設(shè)備生產(chǎn)廠家普遍采納并作為標(biāo)準(zhǔn)視頻接口，主要用在非線性編輯系統(tǒng)、視頻服務(wù)器、虛擬演播室以及數(shù)字切換矩陣和數(shù)字光端機(jī)等場(chǎng)合。 以往的SDI接口在實(shí)現(xiàn)方法上有成本高、靈活性低等缺點(diǎn)，針對(duì)這些不足，本文在研究串行數(shù)字接口工作原理的基礎(chǔ)上，提出了一種基于FPGA的標(biāo)清串行數(shù)字接口(SD-SDI)的設(shè)計(jì)方案，并使用SOPC Builder構(gòu)成一個(gè)Nios II處理器系統(tǒng)，將SDI接口以IP核形式嵌入到FPGA內(nèi)部，從而提高系統(tǒng)的集成度，使之具有視頻數(shù)據(jù)處理速度快、實(shí)時(shí)性強(qiáng)、性?xún)r(jià)比高的特點(diǎn)。具體研究?jī)?nèi)容包括： 1.在分析SDI接口的硬件結(jié)構(gòu)和工作原理的基礎(chǔ)上，提出了串行數(shù)字接口的嵌入式系統(tǒng)設(shè)計(jì)方法，完成了SDI接口卡的FPGA芯片內(nèi)部配置以及驅(qū)動(dòng)電路、均衡電路、電源電路等硬件電路設(shè)計(jì)。 2.采用軟邏輯方法實(shí)現(xiàn)SDI接口的傳輸功能，進(jìn)行了具體的模塊化設(shè)計(jì)與仿真。 3.引入Nios II嵌入式軟核處理器對(duì)數(shù)據(jù)進(jìn)行處理，設(shè)計(jì)了視頻圖像數(shù)據(jù)的采集程序。 該傳輸系統(tǒng)以Altera公司的Cyclone II EP2C35F672C8為核心芯片，通過(guò)發(fā)送和接收電路的共同作用，能夠完成標(biāo)清數(shù)字視頻信號(hào)的傳輸，初步確立了以SDI接口為數(shù)據(jù)源的視頻信號(hào)傳輸系統(tǒng)的整體模式和框架。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：標(biāo)點(diǎn)符號(hào)
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對(duì)高沉浸感的虛擬現(xiàn)實(shí)場(chǎng)景提出了更高的要求，這種虛擬顯示的場(chǎng)景往往由多通道的投影儀器同時(shí)在屏幕上投影出多幅高清晰的圖像，再把這些單獨(dú)的圖像拼接在一起組成一幅大場(chǎng)景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計(jì)為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時(shí)候就會(huì)發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過(guò)程中的幾何校正和邊緣融合技術(shù)。 一個(gè)大場(chǎng)景可視化系統(tǒng)由投影機(jī)、投影屏幕、圖像融合機(jī)等主要模塊組成。在虛擬現(xiàn)實(shí)應(yīng)用系統(tǒng)中，要實(shí)現(xiàn)高臨感的多屏幕無(wú)縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運(yùn)用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實(shí)現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機(jī)，它實(shí)時(shí)采集圖形服務(wù)器，或者PC的圖像信號(hào)，通過(guò)圖像處理模塊對(duì)圖像信息進(jìn)行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運(yùn)算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計(jì)的核心部分在于系統(tǒng)的控制以及數(shù)字信號(hào)的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語(yǔ)言在FPGA內(nèi)部設(shè)計(jì)了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計(jì)了一個(gè)ARM處理器模塊，用于上電時(shí)對(duì)系統(tǒng)在圖像變化處理時(shí)所需參數(shù)進(jìn)行傳遞，并能實(shí)時(shí)從上位機(jī)更新參數(shù)。該設(shè)計(jì)在提高了系統(tǒng)性能的同時(shí)也便于系統(tǒng)擴(kuò)展。 本文首先介紹了圖像處理過(guò)程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計(jì)方案及模塊劃分，然后圍繞FPGA的設(shè)計(jì)介紹了SDRAM控制器的設(shè)計(jì)方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：1047385479
激光測(cè)距是隨著激光技術(shù)的出現(xiàn)而發(fā)展起來(lái)的一種精密測(cè)量技術(shù)，因其良好的精確度特性廣泛地應(yīng)用在軍事和民用領(lǐng)域。但傳統(tǒng)的激光測(cè)距系統(tǒng)大多采用分立的單元電路搭建而成，不僅造成了開(kāi)發(fā)成本較高，電路較復(fù)雜，調(diào)試?yán)щy等諸多問(wèn)題，而且這種系統(tǒng)體積和重量較大，嚴(yán)重阻礙了激光測(cè)距系統(tǒng)的普及應(yīng)用，因此近年來(lái)激光測(cè)距技術(shù)向著小型化和集成化的方向發(fā)展。本文就旨在找出一種激光測(cè)距的集成化方案，將激光接收電路部分集成為一個(gè)專(zhuān)用集成電路，使傳統(tǒng)的激光測(cè)距系統(tǒng)簡(jiǎn)化成三個(gè)部分，激光器LD、接收PD和一片集成電路芯片。 本文設(shè)計(jì)的激光測(cè)距系統(tǒng)基于相位差式激光測(cè)距原理，綜合當(dāng)前所有的測(cè)相技術(shù)，提出了一種基于FPGA的芯片運(yùn)用DCM的動(dòng)態(tài)移相功能實(shí)現(xiàn)相位差測(cè)量的方法。該方法實(shí)現(xiàn)起來(lái)方便快捷，無(wú)需復(fù)雜的過(guò)程計(jì)算，不僅能夠達(dá)到較高的測(cè)距精度，同時(shí)可以大大簡(jiǎn)化外圍電路的設(shè)計(jì)，使測(cè)距系統(tǒng)達(dá)到最大程度的集成化，滿(mǎn)足了近年來(lái)激光測(cè)距系統(tǒng)向小型化和集成化方向發(fā)展的要求，除此，該方法還可以減少環(huán)境因素對(duì)測(cè)距誤差的影響，降低測(cè)距系統(tǒng)對(duì)測(cè)試環(huán)境的要求。本論文的創(chuàng)新點(diǎn)有： 1.基于方波實(shí)現(xiàn)激光的調(diào)制和發(fā)射，簡(jiǎn)化了復(fù)雜的外圍電路設(shè)計(jì)； 2.激光測(cè)距的數(shù)據(jù)處理系統(tǒng)在一片F(xiàn)PGA芯片上實(shí)現(xiàn)，便于系統(tǒng)的集成。 在基于DCM的激光測(cè)距方案中，本文詳細(xì)的敘述了利用DCM測(cè)相的基本原理，并給出了由相位信息得到距離信息的計(jì)算過(guò)程，然后將利用不同測(cè)尺測(cè)得的結(jié)果進(jìn)行合成，并最終將距離的二進(jìn)制信息轉(zhuǎn)換成十進(jìn)制顯示出來(lái)。本文以Xilinx公司Virtex-II Pro開(kāi)發(fā)板做為開(kāi)發(fā)平臺(tái)，通過(guò)編程和仿真驗(yàn)證了該測(cè)距方案的可行性。在采用多次測(cè)量求平均值的情況下，該測(cè)距方案的測(cè)距精度可以達(dá)到3mm，測(cè)距量程可達(dá)100m。該方案設(shè)計(jì)新穎，可將整個(gè)的數(shù)據(jù)處理系統(tǒng)在FPGA芯片中實(shí)現(xiàn)，為最終的專(zhuān)用集成芯片的設(shè)計(jì)打下了基礎(chǔ)，有利于測(cè)距系統(tǒng)的集成單片化。
標(biāo)簽： FPGA 激光測(cè)距 數(shù)據(jù)處理
上傳時(shí)間： 2013-06-20
上傳用戶(hù)：lili1990
擴(kuò)頻通信技術(shù)是信息時(shí)代的三大高技術(shù)通信傳輸方式之一，與常規(guī)的通信技術(shù)相比。具有低截獲率、強(qiáng)抗噪聲、抗干擾性，具有信息隱蔽和多址通信等特點(diǎn)，目前已從軍事領(lǐng)域向民用領(lǐng)域迅速發(fā)展。在民用化之后，它被迅速推廣到各種公用和專(zhuān)用通信網(wǎng)絡(luò)之中，如衛(wèi)星通信、數(shù)據(jù)傳輸、定位、測(cè)距等系統(tǒng)中。 擴(kuò)頻通信技術(shù)中，最常見(jiàn)的是直接序列擴(kuò)頻通信(DSSS)系統(tǒng)，然而目前專(zhuān)用擴(kuò)頻芯片大部分功能都已固化。缺少產(chǎn)品開(kāi)發(fā)的靈活性。其次，目前用FPGA與DSP相結(jié)合實(shí)現(xiàn)的直接序列擴(kuò)頻的收發(fā)系統(tǒng)比較多，系統(tǒng)復(fù)雜且成本高。另外，現(xiàn)代擴(kuò)頻通信系統(tǒng)在接收和發(fā)送端需要完成許多快速?gòu)?fù)雜的信號(hào)處理，這對(duì)電路的可靠性和處理速度提出了更高的要求。因此，設(shè)計(jì)一個(gè)全部用FPGA技術(shù)實(shí)現(xiàn)的擴(kuò)頻通信收、發(fā)系統(tǒng)具有較強(qiáng)的實(shí)際應(yīng)用價(jià)值。 根據(jù)FPGA的高速并行處理能力和全硬件實(shí)現(xiàn)的特點(diǎn)，采用直接序列擴(kuò)頻技術(shù)，借助QuartusⅡ6.0及Protel99se工具，完成了系統(tǒng)的軟件仿真和硬件電路設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明，比用傳統(tǒng)的FPGA與DSP相結(jié)合實(shí)現(xiàn)方式，提高了處理速度，減少了硬件延時(shí)。同時(shí)采用了流水線技術(shù)，提高了系統(tǒng)并行處理的能力。并且系統(tǒng)功能可以通過(guò)程序來(lái)修改和升級(jí)，與專(zhuān)用擴(kuò)頻芯片相比，具有很大的靈活性。所有模塊都集成在一個(gè)芯片中，提高了系統(tǒng)的穩(wěn)定性和可靠性。
上傳時(shí)間： 2013-05-18
上傳用戶(hù)：天天天天
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
