PC機與智能儀器串口通信 MSComm 控件提供下列兩種處理通訊的方式： 事件驅(qū)動通訊是處理串行端口交互作用的一種非常有效的方法。在許多情況下，在事件發(fā)生時需要得到通知，例如，在 Carrier Detect (CD) 或 Request To Send (RTS) 線上一個字符到達或一個變化發(fā)生時。在這些情況下，可以利用 MSComm 控件的 OnComm 事件捕獲并處理這些通訊事件。OnComm 事件還可以檢查和處理通訊錯誤。所有通訊事件和通訊錯誤的列表，參閱 CommEvent 屬性。 在程序的每個關(guān)鍵功能之后，可以通過檢查 CommEvent 屬性的值來查詢事件和錯誤。如果應(yīng)用程序較小，并且是自保持的，這種方法可能是更可取的。例如，如果寫一個簡單的電話撥號程序，則沒有必要對每接收一個字符都產(chǎn)生事件，因為唯一等待接收的字符是調(diào)制解調(diào)器的“確定”響應(yīng)。 每個使用的 MSComm 控件對應(yīng)著一個串行端口。如果應(yīng)用程序需要訪問多個串行端口，必須使用多個 MSComm 控件?？梢栽?Windows“控制面板”中改變端口地址和中斷地址。
上傳時間： 2016-10-05
上傳用戶：洛木卓
porttalk是一種端口驅(qū)動程序源代碼，通過PORTTALK打開相應(yīng)的硬件端口，很多簡易JTAG調(diào)試器使用它。
上傳時間： 2014-01-19
上傳用戶：cjl42111
VB環(huán)境一款掃描端口的軟件很適合新手學(xué)習(xí)使用
標簽： 端口
上傳時間： 2017-05-08
上傳用戶：wysh215
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨立承擔。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中?，F(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領(lǐng)域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路?？傮w而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設(shè)計出能夠兼容單端標準的I/O電路模塊；同時針對以前設(shè)計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構(gòu)建雙端標準收發(fā)轉(zhuǎn)換電路，與單端標準比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應(yīng)性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點可以改進和簡化系統(tǒng)級的設(shè)計，為最終的產(chǎn)品設(shè)計和生產(chǎn)打下基礎(chǔ)。設(shè)計中對包括20種IO標準在內(nèi)的各電器參數(shù)按照用戶手冊描述進行仿真驗證，性能參數(shù)已達到預(yù)期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
fpga 設(shè)計參考資料。雙向端口設(shè)計參考。
標簽： VerilogHDL 雙向端口
上傳時間： 2013-07-09
上傳用戶：waizhang
利用端口串行通信接口卡來擴展多個串行口是解決工業(yè)過程中集散控制系統(tǒng)的一種有效方法,文中介紹了利用MOXA公司生產(chǎn)的8端口串行通信接口板在PC機與89C51單片機之間進行串行通信的擴展方法,給出了使用多
上傳時間： 2013-07-20
上傳用戶：風之驕子
·PIC開發(fā)工具制作資料包括：JMD燒寫器/串口ICD2/USB口ICD2.5
上傳時間： 2013-07-02
上傳用戶：秦莞爾w
異步FIFO是用來適配不同時鐘域之間的相位差和頻率飄移的重要模塊。本文設(shè)計的異步FIFO采用了格雷（GRAY）變換技術(shù)和雙端口RAM實現(xiàn)了不同時鐘域之間的數(shù)據(jù)無損傳輸。該結(jié)構(gòu)利用了GRAY變換的特點，使得整個系統(tǒng)可靠性高和抗干擾能力強，系統(tǒng)可以工作在讀寫時鐘頻率漂移達到正負300PPM的惡劣環(huán)境。并且由于采用了模塊化結(jié)構(gòu)，使得系統(tǒng)具有良好的可擴充性。
上傳時間： 2013-08-08
上傳用戶：13817753084
FPGA中雙向端口IO的研究FPGA中雙向端口IO的研究.
上傳時間： 2013-08-09
上傳用戶：fdfadfs
:針對現(xiàn)場可編程門陣列(FPGA)芯片的特點,研究FPGA中雙向端口I/O的設(shè)計,同時給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計方法,選用Xilinx的Spartan2E芯片設(shè)計一個多通道圖像信號處理系統(tǒng)。
上傳時間： 2013-08-17
上傳用戶：xiaoyunyun
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
