這是我最近買的一套CPLD開發(fā)板VHDL源程序并附上開發(fā)板的原理圖,希望對你是一個很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進制轉(zhuǎn)BCD碼,加法器,減法器,簡單狀態(tài)機,四位比較器,7段數(shù)碼管,i2c總線,lcd液晶顯示,撥碼開關(guān),串口,蜂鳴器,矩陣鍵盤,跑馬燈,交通燈,數(shù)字時鐘.
標簽： CPLD VHDL BCD 開發(fā)板
上傳時間： 2015-07-23
上傳用戶：李夢晗
verilog實現(xiàn)16*16位乘法器，帶測試文件
標簽： verilog 16 乘法器
上傳時間： 2013-12-18
上傳用戶：天誠24
實驗?zāi)康模赫莆侦o態(tài)查找表的基本操作，并實現(xiàn)一個簡單的信息管理問題。 實驗要求：1、上機運行程序。 2、分析代碼。 3、重寫代碼。
標簽： 實驗 基本操作 查找表
上傳時間： 2013-12-21
上傳用戶：xiaodu1124
用VHDL語言編寫的三位二進制的乘法器，其原理是每位相乘后再錯位相加
標簽： VHDL 語言 編寫 二進制
上傳時間： 2014-08-31
上傳用戶：66666
mux4*1 vhdl 乘法器源碼 經(jīng)過測試直接可用
標簽： vhdl mux 乘法器 源碼
上傳時間： 2015-08-28
上傳用戶：yy541071797
fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器
標簽： vhd fulladder adder multi
上傳時間： 2015-09-03
上傳用戶：上善若水
可用的4位乘法器，用VHDL在FPGA中實現(xiàn)
標簽： 乘法器
上傳時間： 2013-12-27
上傳用戶：xhz1993
乘法器，用VHDL語言編碼，可能對你用處不是很大，但做為參考還是很大用處的
上傳時間： 2014-01-19
上傳用戶：wuyuying
FPGA上的VERILOG語言編程。通過查找表實現(xiàn)直接數(shù)字頻率合成。在主控部分通過鍵盤選擇正弦波，方波，三角波，斜波，以及四種波形的任意兩種的疊加，以及四種波形的疊加；通過控制頻率控制字C的大小，以控制輸出波形頻率，實現(xiàn)1Hz的微調(diào)；通過地址變換實現(xiàn)波形相位256級可調(diào)；通過DAC0832使波形幅值256級可調(diào)；通過FPGA內(nèi)部RAM實現(xiàn)波形存儲回放；并實現(xiàn)了每秒100HZ掃頻。
標簽： VERILOG FPGA 語言編程 查找表
上傳時間： 2015-09-27
上傳用戶：songrui
32×32乘法器的一種設(shè)計.pdf32×32乘法器的一種設(shè)計.pdf
標簽： 乘法器 32
上傳時間： 2014-11-30
上傳用戶：zm7516678
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
