利用2個加法器及2個乘法器加上平行化處理來實現
標簽： 加法器 乘法器
上傳時間： 2013-12-13
上傳用戶：hjshhyy
一種小小的乘法器，基于VC++，可以說是一個比較簡單的練習MFC與C++的小程序。
標簽： 乘法器
上傳時間： 2014-11-29
上傳用戶：kytqcool
一個用VHDL語言編寫的乘法器程序，望大家多多支持啊。
標簽： VHDL 語言 編寫 乘法器
上傳時間： 2015-12-09
上傳用戶：hewenzhi
這是一個復數乘法器，相信對經常從事dsp信號處理的人士有幫助，該乘法器采用先進的dspbuilder進行建模，既簡潔又實用。
上傳時間： 2014-08-23
上傳用戶：qazxsw
基于FPGA的8位乘法器代碼,可以進行四象限乘法
標簽： FPGA 8位 乘法器 乘法
上傳時間： 2013-12-01
上傳用戶：youmo81
用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序
標簽： Verilog HDL GF C程序
上傳時間： 2016-01-15
上傳用戶：王楚楚
用于生成GF(2^m)有限域中常數乘法器的Verilog HDL源文件的C程序
上傳用戶：chenbhdt
信號處理－濾波器設計（基于matlab和Mathmatica的設計方法）中關于無乘法器橢圓IIR濾波器設計的原創程序。
標簽： Mathmatica matlab IIR 濾波器設計
上傳時間： 2016-01-19
上傳用戶：lyy1234
(2,1,9)卷積碼的一個查找表,用與(2,1,9)卷積碼的編碼,可以根據寄存器的狀態來判別輸出數.
標簽： 卷積碼 判別 查找表 寄存器
上傳時間： 2016-01-28
上傳用戶：1079836864
基于fpga和sopc的用VHDL語言編寫的EDA移位相加硬件乘法器
標簽： fpga VHDL sopc EDA
上傳時間： 2013-11-29
上傳用戶：13517191407
蟲蟲下載站版權所有 京ICP備2021023401號-1
