FPGA中實(shí)現(xiàn)基于查找表方式（LUT）的DDS實(shí)現(xiàn)，可用在數(shù)字下變頻和COSTAS鎖相環(huán)中，Verilog編寫，本人已經(jīng)調(diào)通
標(biāo)簽： FPGA DDS LUT 查找表
上傳時(shí)間： 2013-12-09
上傳用戶：lanjisu111
32位浮點(diǎn)乘法器的設(shè)計(jì)，講的挺好的，供參考啊
標(biāo)簽： 浮點(diǎn) 乘法器
上傳時(shí)間： 2013-11-28
上傳用戶：manking0408
用c 實(shí)現(xiàn)乘法器的功能,我已經(jīng)用過并調(diào)試過了，很好的原代碼
標(biāo)簽： 乘法器 調(diào)試
上傳時(shí)間： 2014-01-20
上傳用戶：cc1
一個(gè)查找表的程序，使用了matlab和C語言混合編程實(shí)現(xiàn)，提高查找效率
標(biāo)簽： 查找表 程序
上傳時(shí)間： 2014-01-09
浮點(diǎn)型的乘法器,采用VHDL語言描述浮點(diǎn)型的乘法器,文中包含測試文件
標(biāo)簽： VHDL 浮點(diǎn) 乘法器 測試
上傳時(shí)間： 2013-12-16
上傳用戶：asdfasdfd
booth 乘法器 不同于傳統(tǒng)的算法實(shí)現(xiàn)
標(biāo)簽： booth 乘法器 算法
上傳時(shí)間： 2013-12-17
上傳用戶：dianxin61
使用硬件實(shí)現(xiàn),效率較高的乘法器,通過FPGA驗(yàn)證的
標(biāo)簽： FPGA 硬件實(shí)現(xiàn) 效率 乘法器
上傳時(shí)間： 2013-12-10
上傳用戶：龍飛艇
16位乘法器 16位乘法器 16位乘法器
標(biāo)簽： 乘法器
上傳時(shí)間： 2016-05-15
上傳用戶：yangbo69
里面是一個(gè)FIR濾波器的設(shè)計(jì)報(bào)告 里面有具體的 代碼 等等 加法器 乘法器 見發(fā)起 等等 承平
標(biāo)簽： FIR 濾波器 報(bào)告 代碼
上傳時(shí)間： 2014-01-10
上傳用戶：iswlkje
高效結(jié)構(gòu)的多輸入浮點(diǎn)乘法器在FPGA上的實(shí)現(xiàn)
標(biāo)簽： FPGA 輸入 浮點(diǎn) 乘法器
上傳用戶：sammi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
