隨著無線通信技術的不斷發展和社會需求的日益增長，對通信系統的傳輸質量和容量的要求也越來越大。現代通信系統為了追求更高的數據速率和頻譜效率，更趨向于采用非恒定包絡的調制方式，而非恒定包絡調制方式對功率放大器的非線性非常敏感，加上現代通信系統對功率放大器的效率提出了更高的要求，以及功率放大器本身有限的線性度，這就使功率放大器線性化技術成為無線通信系統的關鍵技術之一。 本文對功率放大器的線性化技術進行了系統的研究。首先，介紹功率放大器的非線性特性、記憶效應產生原理和常見的各種線性化技術，重點研究了目前流行的自適應數字預失真技術原理。其次，介紹了功率放大器的無記憶模型和有記憶模型，以及兩種實用的預失真實現方法--查表法和多項式法，在此基礎上重點研究了基于QRD_RLS自適應算法的記憶多項式法預失真技術，對該算法進行了Matlab仿真分析，為后面的FPGA實現奠定基礎。最后，確定了數字預失真實現的架構，介紹了與QRD_RLS算法實現相關的CORDIC技術、復數Givens旋轉及Systolic陣等原理，詳細闡述了基于CORDIC技術的復數QRD_RLS算法的Systolic實現，從而在FPGA上實現了數字預失真。 在軟件無線電思想的指導下，本文利用System Generator軟件完成了基于QRD_RLS算法的記憶多項式法的數字預失真的FPGA設計，并且在硬件平臺上檢驗了預失真效果。
上傳時間： 2013-04-24
上傳用戶：84425894
任意波形發生器已成為現代測試領域應用最為廣泛的通用儀器之一，代表了信號源的發展方向。直接數字頻率合成(DDS)是二十世紀七十年代初提出的一種全數字的頻率合成技術，其查表合成波形的方法可以滿足產生任意波形的要求。由于現場可編程門陣列(FPGA)具有高集成度、高速度、可實現大容量存儲器功能的特性，能有效地實現DDS技術，極大的提高函數發生器的性能，降低生產成本。 本文首先介紹了函數波形發生器的研究背景和DDS的理論。然后詳盡地敘述了用FPGA完成DDS模塊的設計過程，接著分析了整個設計中應處理的問題，根據設計原理就功能上進行了劃分，將整個儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個部分來實現。最后就這三個部分分別詳細地進行了闡述。 在實現過程中，本設計選用了Altera公司的EP2C35F672C6芯片作為產生波形數據的主芯片，充分利用了該芯片的超大集成性和快速性。在控制芯片上選用了三星公司的上S3C2440作為控制芯片。本設計中，FPGA芯片的設計和與控制芯片的接口設計是一個難點，本文利用Altera的設計工具QuartusⅡ并結合Verilog—HDL語言，采用硬件編程的方法很好地解決了這一問題。論文最后給出了系統的測量結果，并對誤差進行了一定分析，結果表明，可輸出步進為0.01Hz，頻率范圍0.01Hz～20MHz的正弦波、三角波、鋸齒波、方波，或0.01Hz～20KHz的任意波。通過實驗結果表明，本設計達到了預定的要求，并證明了采用軟硬件結合，利用FPGA技術實現任意波形發生器的方法是可行的。
上傳時間： 2013-08-03
上傳用戶：1079836864
當今，移動通信正處于向第四代通信系統發展的階段，OFDM技術作為第四代數字移動通信(4G)系統的關鍵技術之一，被包括LTE在內的眾多準4G協議所采用。IDFT/DFT作為OFDM系統中的關鍵功能模塊，其精度對基帶解調性能產生著重大的影響，尤其對LTE上行所采用的SC_FDMA更是如此。為了使定點化IDFT/DFT達到較好的性能，本文采用數字自動增益控制(DAGC)技術，以解決過大輸入信號動態范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問題。 首先，本文簡單介紹了較為成熟的AAGC(模擬AGC)技術，并重點關注近年來為了改善其性能而興起的數字化AGC技術，它們主要用于壓縮ADC輸入動態范圍以防止其飽和。針對基帶處理中具有累加特性的定點化IDFT/DFT技術，進一步分析了AAGC技術和基帶DAGC在實施對象，實現方法等上的異同點，指出了基帶DAGC的必要性。 其次，根據LTE協議，搭建了從調制到解調的基帶PUSCH處理鏈路，并針對基于DFT的信道估計方法的缺點，使用簡單的兩點替換實現了優化，通過高斯信道下的MATLAB仿真，證明其可以達到理想效果。仿真結果還表明，在不考慮同步問題的高斯信道下，本文所搭建的基帶處理鏈路，采用64QAM進行調制，也能達到在SNR高于17dB時，硬判譯碼結果為極低誤碼率(BER)的效果。 再次，在所搭建鏈路的基礎上，通過理論分析和MATLAB仿真，證明了包括時域和頻域DAGC在內的基帶DAGC具有穩定接收鏈路解調性能的作用。同時，通過對幾種DAGC算法的比較后，得到的一套適用于實現的基帶DAGC算法，可以使IDFT/DFT的輸出SNR處于最佳范圍，從而滿足LTE系統基帶解調的要求。針對時域和頻域DAGC的差異，分別選定移位和加法，以及查表的方式進行基帶DAGC算法的實現。 最后，本文對選定的基帶DAGC算法進行了FPGA設計，仿真、綜合和上板結果說明，時域和頻域DAGC實現方法占用資源較少，容易進行集成，能夠達到的最高工作頻率較高，完全滿足基帶處理的速率要求，可以流水處理每一個IQ數據，使之滿足基帶解調性能。
上傳時間： 2013-05-17
上傳用戶：laozhanshi111
現代數字信號處理對實時性提出了很高的要求，當最快的數字信號處理器(DSP)仍無法達到速度要求時，唯一的選擇是增加處理器的數目，或采用客戶定制的門陣列產品。隨著可編程邏輯器件技術的發展，具有強大并行處理能力的現場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優勢。本文以此為背景，研究了基于FPGA的快速傅立葉變換、數字濾波、相關運算等數字信號處理算法的高效實現。 首先，針對圖像聲納實時性的要求和FPGA片內資源的限制，設計了級聯和并行遞歸兩種結構的FFT處理器。文中詳細討論了利用流水線技術和并行處理技術提高FFT處理器運算速度的方法，并針對蝶形運算的特點提出了一些優化和改進措施。 其次，分析了具有相同結構的數字濾波和相關運算的特點，采用了有乘法器和無乘法器兩種結構實現乘累加(MAC)運算。無乘法器結構采用分布式算法(DA)，將乘法運算轉化為FPGA易于實現的查表和移位累加操作，顯著提高了運算效率。此外，還對相關運算的時域多MAC方法及頻域FFT方法進行了研究。 最后，完成了圖像聲納預處理模塊。在一片EP2S60上實現了對160路信號的接收、濾波、正交變換以及發送等處理。實驗表明，本論文所有算法均達到了設計要求。
上傳時間： 2013-06-09
上傳用戶：zgu489
H.264/AVC是由國際電信聯合會的視頻專家組和國際標準化組織的運動圖像專家組組成的聯合視頻小組制定的下一代視頻壓縮標準。新標準采用了一些先進算法，因此具有優異的壓縮性能和極好的網絡親和性，滿足低碼率情況下的高質量視頻的傳輸。 H.264/AVC采用的先進算法包括多模式幀間預測、1/4像素精度預測、整數變換量化、去方塊濾波和熵編碼。本論文著重對整數變換與量化、去方塊濾波做了研究。整數變換是一種只有加法和移位的運算，量化可以通過查表和乘法操作就可以完成，避免了反變換的時候失配問題，沒有精度損失；去方塊濾波是一種用來去除低碼率情況下的每個宏塊的塊效應，提高了解碼圖像的外觀。 本文主要從算法研究和硬件實現兩方面著手，在算法研究方面設計了一個可視化測試軟件，在硬件實現方面主要對整數變換、量化和去方塊濾波做了研究和實現。視頻壓縮技術的關鍵在于視頻壓縮算法及其芯片的實現，FPGA可重復使用，設計修改靈活，片內資源豐富，具備DSP模塊等優勢。在本論文的目標實現部分模塊FPGA的硬件設計，用Verilog完成了關鍵部分的設計。首先簡要介紹了視頻壓縮基本原理，常用視頻壓縮標準及其特性以及國內外的研究動態，并對H.264標準基本檔次所涉及的核心技術進行了詳細介紹，兩種分層結構分別討論。其次在掌握了H.264.算法及編解碼流程的基礎上，設計了基于H.264編解碼的可視化軟件平臺。然后詳細介紹了整數變換、量化、反變換和反量化核心模塊的設計和實現，并在Altera的軟件和開發板上進行了仿真驗證；對去方塊濾波算法做了軟件研究測試，并給出了一種改進的硬件整體結構設計。最后，對全文工作進行了總結和對未來研究工作做了展望。我在課題中所做的主要工作有： 1.查閱相關文獻，熟悉H.264.標準及整數變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺設計。 3.用Verilog完成了整數變換量化、反變換反量化模塊FPGA設計與驗證。 4.去方塊濾波器的算法研究、仿真和硬件整體結構設計。
上傳時間： 2013-04-24
上傳用戶：lanjisu111
鉑電阻測溫儀的設計與實現:介紹了鉑電阻測溫儀的硬件及軟件設計,并針對不平衡電橋中以及鉑電阻的阻值和溫度之間的非線性特性給溫度測量帶來一定的誤差這一缺點,給出一種查表線性化的方法,實現了電路參數的自適應
上傳時間： 2013-06-15
上傳用戶：yuanhong95
2000年10月2日，美國國家標準與技術研究所宣布采用Rijndael算法作為高級加密標準，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內，在信息安全中扮演重要角色。因此，對AES算法實現的研究就成為了國內外的熱點，會在信息安全領域得到廣泛的應用。用FPGA實現AES算法具有快速、靈活、開發周期短等優點。 本論文就是針對AES加、解密算法在同一片FPGA中的優化實現問題，在深入分析了AES算法的整體結構、基本變換以及加、解密流程的基礎上，對AES算法的加、解密系統的FPGA優化設計進行了研究。主要內容為： 1．確定了實現方案以及關鍵技術，在比較了常用的結構后，采用了適合高速并行實現AES加、解密算法的結構——內外混合的流水線結構，并給出了總體的設計框圖。由于流水線結構不適用于反饋模式，為了達到較高的運算速度，該系統使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設計分別予以詳細分析，結合算法本身和FPGA的特點，采用查表法優化處理了字節代換運算，列混合運算和密鑰擴展運算。同時，考慮到應用環境的不同，本設計支持數據分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片FPGA中實現的這個系統的優化設計； 3．利用QLJARTUSII開發工具進行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進行仿真并給出仿真結果，給出了各個模塊和整個設計的仿真測試結果； 4．和其他類似的設計做了橫向對比，得出結論：本設計在保證了速度的基礎上實現了資源和速度的均衡，在性能上具有較大的優勢。
上傳時間： 2013-05-25
上傳用戶：wcl168881111111
自90年代以來，LED顯示屏的設計制造和應用水平得到日益提高，LED顯示屏經歷了從單色、雙色圖文顯示屏，到圖像顯示屏，一直到今天的全彩色視頻顯示屏的發展過程。在此發展過程中，無論在器件的性能(超高亮度LED顯示屏及藍色發光二極管等)和系統組成(計算機化的全動態顯示系統)等方面都取得了長足的進步。 LED顯示屏相比與其它的平板顯示器，有其獨特的優越性，比如：可靠性高、使用壽命長、環境適應能力強、性價比高且成本低等特點，且隨著全彩屏顯示技術的日益完善，使得LED顯示屏在許多場合得到廣泛的應用。 本文詳細介紹了利用DVI接口作為視頻LED顯示屏數據源，利用查表的方法實現伽瑪矯正的實現方案和實現4096級灰度的LED視頻顯示屏控制系統的設計原理。通過對等長時間實現4096級灰度方案的分析，得到此方案在系統速度和顯示屏的亮度上存在的局限，提出采用變長時間和消影時間相結合的方案實現4096級灰度的方案及實現，這是在提高硬件成本以獲得成本，速度和亮度的折中。在此基礎上，提出了用脈沖打散輸出的方法改善LED顯示屏顯示效果，并探討了低幀頻無閃爍LED全彩屏的實現方法；對一些可以提高LED顯示屏系統技術的新技術展開討論，為今后的動態全彩色LED顯示屏具體實現打下堅實的理論基礎。
上傳時間： 2013-04-24
上傳用戶：793212294
根據基帶成型濾波器的工作原理，文中設計出了一種基帶成型濾波器的數字實現方案。該方案首先運用MATALB仿真工具得到信號基帶成型后的仿真數據，并將仿真數據存儲在FPGA中，然后通過查表操作實現了數字基帶成型濾波器的功能。文中還給出了通過MODELSIM得到的信號基帶成型后的仿真結果，仿真結果表明，由該方案所設計的基帶成型濾波器可以很好地完成通信系統中信號的成型特性。
上傳時間： 2013-11-09
上傳用戶：563686540
影響數字信號處理發展的最主要因素之一就是處理速度。DFT使計算機處理頻域信號成為可能，但當N很大時，直接計算N點DFT的計算量非常大。FFT可使DFT的運算量下降幾個數量級，從而使數字信號處理的速度大大提高。本文介紹了如何利用高性能數字信號處理器實現FFT算法，給出了程序流程圖及關鍵程序源碼。該算法采用基2 FFT算法，參數計算主要采用查表法，計算量小，實時性高。在電網諧波檢測應用中表明，該方法既能有效地檢測出電網諧波，又能滿足實時性要求。
上傳時間： 2013-10-21
上傳用戶：asaqq
