角度傳感器KMZ241andUZZ9000和fas-g，FAS-G結合了一個角速度陀螺儀和兩個正交DC 加速度計, 多路(復用)器, 12 位A/D變換器,微控制器, 和D/A變換器以提供在動態和靜態環境中和傾斜度成線性比例的模擬電壓.
上傳時間： 2016-04-11
上傳用戶：vodssv
引入PEG（Progressive-edge-growth）算法來構造適合線性時間編碼的LDPC校驗矩陣，譯碼時采用簡化最小和Min-Sum譯碼算法實現簡化譯碼．仿真結果表明，該方法能夠構造適合LDPC碼的線性時間編碼的下三角校驗矩陣日，并且用此方法構造的LDPC碼性能非常接近原來PEG算法構造的LDPC碼．同時通過采用最小和Min-Sum算法降低譯碼復雜度．
標簽： Progressive-edge-growth LDPC PEG 算法
上傳時間： 2013-12-27
上傳用戶：qlpqlq
程序提供了一種2選1選擇器的算法，只需稍加即可改成n選1選擇器。哇！
上傳時間： 2014-01-02
上傳用戶：ynsnjs
Abstract循序電路第一個應用是拿來做計數器((筆記) 如何設計計數器? (SOC) (Verilog) (MegaCore))，有了計數器的基礎后，就可以拿計數器來設計除頻器，最后希望能做出能除N的萬用除頻器。
標簽： Abstract MegaCore Verilog SOC
上傳時間： 2014-08-06
上傳用戶：牛津鞋
CRC校驗碼的實現，校驗碼6位，寄存器串行實現方式，經項目實際驗證正確
上傳時間： 2013-12-20
上傳用戶：愛死愛死
單鏈表排序輸入n個數，用單鏈表（任意算法）對其進行排序并按從小到大順序輸出。
上傳時間： 2014-01-20
上傳用戶：aeiouetla
著名問題：埃及分數 給出一個數n，要求用自然數倒數和來表示。 1/1=1/2+1/3+1/5
標簽： 分數
上傳時間： 2014-01-03
上傳用戶：cx111111
將偏差的比例（Proportion）、積分（Integral）和微分（Differential）通過線性組合構成控制量，用這一控制量對被控對象進行控制，這樣的控制器稱PID控制器。1.1模擬PID控制原理在模擬控制系統中，控制器最常用的控制規律是PID控制。為了說明控制器的工作原理，先看一個例子。如圖1-1所示是一個小功率直流電機的調速原理圖。給定速度n（f）與實際轉速進行比較n（），其差值e（）=n（0-n（），經過PID控制器調整后輸出電壓控制信號u），u）經過功率放大后，驅動直流電動機改變其轉速。常規的模擬PID控制系統原理框圖如圖1-2所示。該系統由模擬PID控制器和被控對象組成。圖中，r（）是給定值，y（f）是系統的實際輸出值，給定值與實際輸出值構成控制偏差e（t）e（）作為PID控制的輸入，以）作為PID控制器的輸出和被控對象的輸入。所以模擬PID控制器的控制規律為
標簽： pid控制
上傳時間： 2022-07-04
上傳用戶：
SATA接口是新一代的硬盤串行接口標準，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執行效率高的明顯優勢。SATA2．0是SATA的第二代標準，它規定在數據線上使用LVDS NRZ串行數據流傳輸數據，速率可達3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊列）、端口復用器、交錯啟動等一系列技術特征。正是由于以上的種種技術優點，SATA硬盤業已被廣泛的使用于各種企業級和個人用戶。 硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關注。由于在加密時需要實時處理大量的數據，所以對硬盤數據的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結合起來進行設計和研究，完成基于SATA2．0接口的加解密芯片系統設計具有重要的使用價值和研究價值。 本論文首先介紹了SATA2．0的總線協議，其協議體系結構包括物理層、鏈路層、傳輸層和命令層，并對系統設計中各個層次中涉及的關鍵問題進行了闡述。其次，本論文對ATA協議和命令進行了詳細的解釋和分析，并針對設計中涉及的命令和對其做出的修改進行了說明。接著，本論文對SATA2．0加解密控制芯片的系統設計進行了講解，包括硬件平臺搭建和器件選型、模塊和功能劃分、系統工作原理等，剖析了系統設計中的難點問題并給出解決問題的方法。然后，對系統數據通路的各個模塊的設計和實現進行詳盡的闡述，并給出各個模塊的驗證結果。最后，本文簡要的介紹了驗證平臺搭建和測試環境、測試方法等問題，并分析測試結果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試，目前工作正常，性能良好，已經達到項目性能指標要求。本論文在SATA加解密控制芯片設計與實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：JIUSHICHEN
甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內進行數據傳輸的光傳輸技術.它主要應用于網絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構建方便、性能穩定和成本低等優點,是光通信技術發展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統,完成了VSR技術的核心部分--轉換器子系統的設計與實現,使用現場可編程陣列FPGA(Field Programmable GateArray)來完成轉換器電路的設計和功能實現.深入研究現有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統總吞吐量大的優勢,為將來向更高速率升級提供了依據.根據萬兆以太網的技術特點和傳輸要求,提出并設計了用VSR技術實現局域和廣域萬兆以太網在較短距離上的高速互連的系統方案,成功地將VSR技術移植到萬兆以太網上,實現低成本、構建方便和性能穩定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現,采用Altera的Quartus Ⅱ開發工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉換器集成電路和萬兆以太網的SERDES的設計和仿真,并給出了各模塊的電路結構和仿真結果.仿真的結果表明,所有的設計均能正確的實現各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統的要求.
上傳時間： 2013-07-14
上傳用戶：han0097
