EDA實驗--UART串口實驗：UART 主要有由數(shù)據(jù)總線接口、控制邏輯、波特率發(fā)生器、發(fā)送部分和接收部分等組成。UART 發(fā)送器
--- 發(fā)送器每隔16 個CLK16 時鐘周期輸出1 位，次序遵循1位起始位、8位數(shù)據(jù)位（假定數(shù)據(jù)位為8位）、1位校驗位（可選）、1位停止位。
UART 接收器
--- 串行數(shù)據(jù)幀和接收時鐘是異步的，發(fā)送來的數(shù)據(jù)由邏輯1 變?yōu)檫壿? 可以視為一個數(shù)據(jù)幀的開始。接收器先要捕捉起始位，確定rxd 輸入由1 到0，邏輯0 要8 個CLK16 時鐘周期，才是正常的起始位，然后在每隔16 個CLK16 時鐘周期采樣接收數(shù)據(jù)，移位輸入接收移位寄存器rsr，最后輸出數(shù)據(jù)dout。還要輸出一個數(shù)據(jù)接收標(biāo)志信號標(biāo)志數(shù)據(jù)接收完。
波特率發(fā)生器
--- UART 的接收和發(fā)送是按照相同的波特率進行收發(fā)的。波特率發(fā)生器產(chǎn)生的時鐘頻率不是波特率時鐘頻率，而是波特率時鐘頻率的16 倍，目的是為在接收時進行精確地采樣，以提出異步的串行數(shù)據(jù)。
--- 根據(jù)給定的晶振時鐘和要求的波特率算出波特率分頻數(shù)。
標(biāo)簽：
UART
EDA
CLK
實驗
上傳時間：
2014-01-25
上傳用戶：xsnjzljj
