EDA實(shí)驗(yàn)--UART串口實(shí)驗(yàn):UART 主要有由數(shù)據(jù)總線接口、控制邏輯、波特率發(fā)生器、發(fā)送部分和接收部分等組成。UART 發(fā)送器 --- 發(fā)送器每隔16 個(gè)CLK16 時(shí)鐘周期輸出1 位 - 免費(fèi)下載

VHDL/FPGA/Verilog資源 文件大小:3 K

?? 資源詳細(xì)信息

文件格式
RAR
所屬分類
上傳用戶
上傳時(shí)間
文件大小
3 K
所需積分
2 積分
推薦指數(shù)
????? (5/5)

?? 溫馨提示:本資源由用戶 nanbeilisa 上傳分享,僅供學(xué)習(xí)交流使用。如有侵權(quán),請(qǐng)聯(lián)系我們刪除。

資源簡(jiǎn)介

EDA實(shí)驗(yàn)--UART串口實(shí)驗(yàn):UART 主要有由數(shù)據(jù)總線接口、控制邏輯、波特率發(fā)生器、發(fā)送部分和接收部分等組成。UART 發(fā)送器 --- 發(fā)送器每隔16 個(gè)CLK16 時(shí)鐘周期輸出1 位,次序遵循1位起始位、8位數(shù)據(jù)位(假定數(shù)據(jù)位為8位)、1位校驗(yàn)位(可選)、1位停止位。 UART 接收器 --- 串行數(shù)據(jù)幀和接收時(shí)鐘是異步的,發(fā)送來的數(shù)據(jù)由邏輯1 變?yōu)檫壿? 可以視為一個(gè)數(shù)據(jù)幀的開始。接收器先要捕捉起始位,確定rxd 輸入由1 到0,邏輯0 要8 個(gè)CLK16 時(shí)鐘周期,才是正常的起始位,然后在每隔16 個(gè)CLK16 時(shí)鐘周期采樣接收數(shù)據(jù),移位輸入接收移位寄存器rsr,最后輸出數(shù)據(jù)dout。還要輸出一個(gè)數(shù)據(jù)接收標(biāo)志信號(hào)標(biāo)志數(shù)據(jù)接收完。 波特率發(fā)生器 --- UART 的接收和發(fā)送是按照相同的波特率進(jìn)行收發(fā)的。波特率發(fā)生器產(chǎn)生的時(shí)鐘頻率不是波特率時(shí)鐘頻率,而是波特率時(shí)鐘頻率的16 倍,目的是為在接收時(shí)進(jìn)行精確地采樣,以提出異步的串行數(shù)據(jù)。 --- 根據(jù)給定的晶振時(shí)鐘和要求的波特率算出波特率分頻數(shù)。

源碼文件列表

?? 共 3 個(gè)源碼文件 點(diǎn)擊文件名可在線查看源代碼

2 ??
txmit.vhd
大小: 2.3 KB
查看源碼
3 ??
baud.vhd
大小: 576 B
查看源碼
??
溫馨提示:點(diǎn)擊文件名或"查看源碼"按鈕可在線瀏覽源代碼,支持語法高亮顯示。

立即下載此資源

提示:下載后請(qǐng)用壓縮軟件解壓,推薦使用 WinRAR 或 7-Zip

資源說明

?? 下載說明

  • 下載需消耗 2積分
  • 24小時(shí)內(nèi)重復(fù)下載不扣分
  • 支持?jǐn)帱c(diǎn)續(xù)傳
  • 資源永久有效

?? 使用說明

  • 下載后用解壓軟件解壓
  • 推薦 WinRAR 或 7-Zip
  • 如有密碼請(qǐng)查看說明
  • 解壓后即可使用

?? 積分獲取

  • 上傳資源獲得積分
  • 每日簽到免費(fèi)領(lǐng)取
  • 邀請(qǐng)好友注冊(cè)獎(jiǎng)勵(lì)
  • 查看詳情 →

相關(guān)標(biāo)簽

點(diǎn)擊標(biāo)簽查看更多相關(guān)資源:

相關(guān)資源推薦