亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

校驗值計算器

  • 大功率三相逆變器控制與并聯(lián)技術(shù)研究.rar

    三相逆變器作為交流供電電源的主要部分,廣泛地應(yīng)用于電動車、電力設(shè)備、產(chǎn)業(yè)設(shè)備、交通車輛等領(lǐng)域。逆變器的并聯(lián)控制技術(shù)以其廣泛的應(yīng)用前景也得到越來越深入地研究。人們對逆變電源的要求越來越高,高性能、高可靠性的大功率逆變器就是當今逆變電源的發(fā)展趨勢之一。提高逆變電源容量主要有兩個途徑,設(shè)計大功率的逆變器和采用逆變器并聯(lián)技術(shù)實現(xiàn)電源模塊化。 為此,本文以兩臺400kVA組合式三相逆變器為對象,采用全數(shù)字化控制方式,主要研究了大功率三相逆變器的波形控制技術(shù)和并聯(lián)控制技術(shù)。本文圍繞大功率組合式三相逆變器,對其主電路結(jié)構(gòu)、系統(tǒng)的數(shù)學(xué)模型、波形控制技術(shù)以及并聯(lián)系統(tǒng)模型、并聯(lián)控制方案進行了較為詳細的分析和研究。分析了適用于大功率的組合式三相逆變器結(jié)構(gòu),并給出了400kVA組合式三相逆變器的主電路設(shè)計。建立和分析了組合式三相逆變器在ABC、αβ、dq 坐標系下的數(shù)學(xué)模型。針對大功率組合式三相逆變器,采用在dq 坐標系下的三相電壓閉環(huán)統(tǒng)一控制方案。為了使大功率三相逆變器得到較好的輸出電壓波形質(zhì)量,采用PID 瞬時值電壓反饋控制和重復(fù)控制并聯(lián)結(jié)合的控制方案。分析了PID 控制器和重復(fù)控制器的原理,并針對400kVA 三相逆變器的系統(tǒng)性能,給出了相應(yīng)數(shù)字PID 控制器和重復(fù)控制器的設(shè)計。并利用Matlab 建立了系統(tǒng)的仿真模型,給出了理論研究結(jié)果。提出了有效提高系統(tǒng)動態(tài)性能的兩種方法:加負載電流前饋和動態(tài)過程中強制改變改變調(diào)制比。介紹了大功率三相逆變器的短路限流保護技術(shù),提出了采用瞬時值限流電路和單獨的軟件限流環(huán)相結(jié)合的方案,保證大功率三相逆變器在短路時自動限流保護。對兩臺大功率三相逆變器組成的并聯(lián)系統(tǒng)的結(jié)構(gòu)、環(huán)流特性及逆變器的輸出功率進行了分析。詳細分析了輸出阻抗特性不同時,逆變器環(huán)流和輸出功率分配的差異,得出了輸出阻抗對環(huán)流和功率影響的一般規(guī)律。針對大功率三相逆變器并聯(lián)系統(tǒng),采用基于功率誤差的分散邏輯控制方案。分析了基于功率誤差的分散邏輯控制原理,逆變器輸出功率的檢測和母線信號綜合的脈寬調(diào)制原理。根據(jù)400kVA 三相逆變器并聯(lián)系統(tǒng)的輸出阻抗特性,采用了無功調(diào)節(jié)輸出電壓幅值和同步鎖相實現(xiàn)相位同步的并聯(lián)控制策略。 本文最后在兩臺400kVA組合式三相逆變器樣機上得到了實驗驗證。實驗結(jié)果進一步驗證了大功率三相逆變器的波形控制和并聯(lián)控制策略有效可行性。

    標簽: 大功率 三相逆變器 控制

    上傳時間: 2013-07-03

    上傳用戶:coolloo

  • 一種單相交流斬波變換器的研究.rar

    本文致力于可并聯(lián)運行的斬控式單相交流斬波變換器的研究。交交變換技術(shù)作為電力電子技術(shù)一個重要的領(lǐng)域一直得到人們的關(guān)注,但大都將目光投向AC-DC-AC兩級變換上面。AC/AC直接變換具有單級變換、功率密度高、拓撲緊湊簡單、并聯(lián)容易等優(yōu)勢,并且具有較強擴展性,故而在工業(yè)加熱、調(diào)光電源、異步電機啟動、調(diào)速等領(lǐng)域具有重要應(yīng)用。斬控式AC/AC 電壓變換是一種基于自關(guān)斷半導(dǎo)體開關(guān)器件及脈寬調(diào)制控制方式的新型交流調(diào)壓技術(shù)。 本文對全數(shù)字化的斬控式AC/AC 變換做了系統(tǒng)研究,工作內(nèi)容主要有:對交流斬波電路的拓撲及其PWM方式做了詳細的推導(dǎo),著重對不同拓撲的死區(qū)效應(yīng)進行了分析,并且推導(dǎo)了不同負載情況對電壓控制的影響。重點推導(dǎo)了單相Buck型變換器和Buck-Boost 變換器的拓撲模型,并將單相系統(tǒng)的拓撲開關(guān)模式推導(dǎo)到三相的情況,然后分別對單相、三相的情況進行了Matlab仿真。建立了單相Buck 型拓撲的開關(guān)周期平均意義下的大信號模型和小信號模型,指導(dǎo)控制器的設(shè)計。建立了適合電路工作的基于占空比前饋的電壓瞬時值環(huán)、電壓平均值環(huán)控制策略。在理論分析和仿真驗證的基礎(chǔ)上,建立了一臺基于TMS320F2808數(shù)字信號處理器的實驗樣機,完成樣機調(diào)試,并完成各項性能指標的測試工作。

    標簽: 單相交流 斬波 變換器

    上傳時間: 2013-04-24

    上傳用戶:visit8888

  • 環(huán)形線圈車檢器防誤檢技術(shù)研究.rar

    為了解決現(xiàn)有環(huán)形線圈車檢器在工程應(yīng)用中出現(xiàn)的誤檢問題,尤其是對同一輛大車的多次誤觸發(fā)問題,本文深入研究導(dǎo)致誤檢現(xiàn)象的具體原因,并在這基礎(chǔ)上提出了一套軟硬件的解決方法,以減少誤觸發(fā)現(xiàn)象,提高檢測的準確率。 為了方便測量與調(diào)試,本文設(shè)計了一個PC端軟件。它與實驗室原有的頻率采集工具一塊配合工作,能實時而直觀地察看車檢器的工作狀況,從而有利于實驗數(shù)據(jù)的采集與問題分析。通過實驗分析,本文總結(jié)了誤檢現(xiàn)象的若干情形,以及導(dǎo)致誤檢問題的主要原因。 針對上述分析的發(fā)現(xiàn)—車檢器采用的單一閾值法不能適應(yīng)復(fù)雜的應(yīng)用環(huán)境,本文對檢測算法作了改進:對車輛到達的檢測,仍采用單一閾值法;對車輛離開的檢測,則采用平坦性判定法。后者利用了在車輛離開時,線圈頻率從非平坦變?yōu)槠教惯@一特征。它有簡單、易移植和防誤檢的特點。 為了從應(yīng)用層面解決問題,本文設(shè)計了一種基于改進算法的車檢器。與同類車檢器相比,它除了集成上述車檢算法外,還提供一個RS-232的測試端口,按一定的數(shù)據(jù)協(xié)議與PC端的診斷軟件通訊,能夠幫助現(xiàn)場測試工作的開展。 本文還利用了新車檢器做了兩組的實驗:實驗室環(huán)境與高速公路車輛檢測現(xiàn)場環(huán)境下的實驗。第一組驗證了改進算法的防誤檢性能,并計算它的檢測延遲。其中檢測延遲的計算,有助于協(xié)調(diào)車輛檢測系統(tǒng)中線圈、車檢器與攝像頭三者間的工作。第二組驗證了新車檢器的檢測性能,包括識別和延遲兩方面內(nèi)容。兩組實驗結(jié)果都證實了改進算法的實用價值。

    標簽: 環(huán)形 技術(shù)研究 線圈

    上傳時間: 2013-06-16

    上傳用戶:1406054127

  • 動態(tài)匹配換能器的超聲波電源控制策略.rar

    超聲波電源廣泛應(yīng)用于超聲波加工、診斷、清洗等領(lǐng)域,其負載超聲波換能器是一種將超音頻的電能轉(zhuǎn)變?yōu)闄C械振動的器件。由于超聲換能器是一種容性負載,因此換能器與發(fā)生器之間需要進行阻抗匹配才能工作在最佳狀態(tài)。串聯(lián)匹配能夠有效濾除開關(guān)型電源輸出方波存在的高次諧波成分,因此應(yīng)用較為廣泛。但是環(huán)境溫度或元件老化等原因會導(dǎo)致?lián)Q能器的諧振頻率發(fā)生漂移,使諧振系統(tǒng)失諧。傳統(tǒng)的解決辦法就是頻率跟蹤,但是頻率跟蹤只能保證系統(tǒng)整體電壓電流同頻同相,由于工作頻率改變了而匹配電感不變,此時換能器內(nèi)部動態(tài)支路工作在非諧振狀態(tài),導(dǎo)致?lián)Q能器功率損耗和發(fā)熱,致使輸出能量大幅度下降甚至停振,在實際應(yīng)用中受到限制。所以,在跟蹤諧振點調(diào)節(jié)逆變器開關(guān)頻率的同時應(yīng)改變匹配電感才能使諧振系統(tǒng)工作在最高效能狀態(tài)。針對按固定諧振點匹配超聲波換能器電感參數(shù)存在的缺點,本文應(yīng)用耦合振蕩法對換能器的匹配電感和耦合頻率之間的關(guān)系建立數(shù)學(xué)模型,證實了匹配電感隨諧振頻率變化的規(guī)律。給出利用這一模型與耦合工作頻率之間的關(guān)系動態(tài)選擇換能器匹配電感的方法。經(jīng)過分析比較,選擇了基于磁通控制原理的可控電抗器作為匹配電感,通過改變電抗控制度調(diào)節(jié)電抗值。并給出了實現(xiàn)這一方案的電路原理和控制方法。最后本文以DSP TMS320F2812為核心設(shè)計出實現(xiàn)這一原理的超聲波逆變電源。實驗結(jié)果表明基于磁通控制的可控電抗器可以實現(xiàn)電抗值隨電抗控制度線性無級可調(diào),由于該電抗器輸出正弦波,理論上沒有諧波污染。具體采用復(fù)合控制策略,穩(wěn)態(tài)時,換能器工作在DPLL鎖定頻率上;動態(tài)時,逐步修改匹配電抗大小,搜索輸出電流的最大值,再結(jié)合DPLL鎖定該頻率。配合PS-PWM可實現(xiàn)功率連續(xù)可調(diào)。該超聲波換能系統(tǒng)能夠有效的跟隨最大電流輸出頻率,即使頻率發(fā)生漂移系統(tǒng)仍能保持工作在最佳狀態(tài),具有實際應(yīng)用價值。

    標簽: 動態(tài) 換能器 超聲波電源

    上傳時間: 2013-04-24

    上傳用戶:lacsx

  • ICETEK-DM642-EDUlabv1.3.rar

    瑞泰開發(fā)板ICETEK-DM642的實驗例程 實驗5.1:發(fā)光二極管的顯示編程––––––––––––––––––– 85 實驗5.2:定時器控制發(fā)光二極管的顯示–––––––––––––––– 90 實驗5.3:音頻輸出––––––––––––––––––––––––– 94 實驗5.4:BSL 測試––––––––––––––––––––––––– 97 實驗5.5:FLASH 燒寫和程序自啟動(Boot Loader)–––––––––––99 第二章:基于 ICETEK-DM642-PCI 的基本圖象算法實現(xiàn)–––––––––––104 實驗5.6---實驗5.19:視頻驅(qū)動程序應(yīng)用––––––––––––––––104 實驗5.20:視頻圖像處理-取反––––––––––––––––––––122 實驗5.21:視頻圖像處理-直方圖統(tǒng)計–––––––––––––––––124 實驗5.22:視頻圖像處理-直方圖均衡化增強––––––––––––––126 實驗5.23:視頻圖像處理-中值濾波–––––––––––––––––– 129 實驗5.24:視頻圖像處理-邊緣檢測(Sobel 算子)––––––––––––132 實驗5.25:視頻圖像處理-傅立葉變換––––––––––––––––– 136 實驗5.26:視頻圖像處理-彩色空間變換–––––––––––––––– 140 第三章:基于ICETEK-DM642-PCI 的FPGA 實現(xiàn)OSD 功能及圖象算法–––– 144 實驗5.27---實驗5.30:視頻圖像與圖形的疊加–––––––––––––144 第四章:基于ICETEK-DM642-PCI 的復(fù)雜圖象算法實現(xiàn)––––––––––– 148 實驗5.31:視頻圖像處理-H.263 編碼解碼––––––––––––––––148 實驗5.32:視頻圖像處理-JPEG2 編碼解碼–––––––––––––––153 實驗5.33:視頻圖像處理-MPEG2 編碼解碼–––––––––––––––157 實驗5.34:視頻圖像處理-運動圖像檢測––––––––––––––––162 第五章:基于ICETEK-DM642-PCI 的圖象網(wǎng)絡(luò)算法實現(xiàn)–––––––––––166 實驗5.35:視頻圖像處理-JPEG 網(wǎng)絡(luò)攝像機–––––––––––––––166 實驗5.36:視頻圖像處理-雙路JPEG 網(wǎng)絡(luò)攝像機–––––––––––––170 實驗5.37:視頻圖像處理-視頻網(wǎng)絡(luò)服務(wù)器––––––––––––––– 174 實驗5.38:視頻圖像處理-視頻網(wǎng)絡(luò)客戶端––––––––––––––– 179 第六章:基于ICETEK-DM642-PCI 的語音算法實現(xiàn):–––––––––––––184 實驗5.39:語音處理-數(shù)字回聲–––––––––––––––––––– 184 實驗5.40:語音處理-濾波處理–––––––––––––––––––– 187 實驗5.41:語音處理-濾波處理1––––––––––––––––––– 189 第七章:基于ICETEK-DM642-PCI 的上位機通訊實驗–––––––––––– 191 實驗5.42:通信-異步串口––––––––––––––––––––––191 實驗5.43:通信-PCI 總線–––––––––––––––––––––– 194 實驗 5.44:視頻圖像處理-生成圖像文件–––––––––––––––– 198

    標簽: ICETEK-DM EDUlabv 642

    上傳時間: 2013-05-31

    上傳用戶:zxianyu

  • 單級功率因數(shù)校正ACDC變換器的研究.rar

    在低功率應(yīng)用領(lǐng)域中,為了降低成本,單級功率因數(shù)校正(PFC)技術(shù)越來越受到人們的關(guān)注。單級PFC技術(shù)是把PFC變換器和DC/DC變換器結(jié)合在一起,共用一個開關(guān)管和一套控制電路,同時提高功率因數(shù)和對輸出電壓進行快速調(diào)節(jié)。本文針對單級PFC技術(shù)進行了較詳細的分析。首先研究了基本Boost型單級PFC變換器,詳細分析了其工作原理和特性,指出在現(xiàn)有的單級PFC變換器中,必須解決兩個問題,即如何提高變換器的效率和控制中間儲能電容電壓在450V以下。同時分析了Boost型單級PFC變換器的三端和兩端拓撲結(jié)構(gòu),并討論了兩者之間的聯(lián)系。接著引用了直接功率傳遞原理(DPT),研究了一種新型的可實現(xiàn)直接功率傳遞的單級PFC變換器。詳細分析了該變換器的工作原理和特性。該變換器在引入直接功率傳遞原理的基礎(chǔ)上,相對于一般單級PFC變換器來說,具有更高的效率和良好的功率因數(shù)校正效果。同時可以將單級PFC變換器中間儲能電容電壓的值限制在450V以下。最后,本文用仿真分析驗證了理論的正確性,證明了這種新型的單級PFC變換器比一般的單級PFC變換器性能更優(yōu)越。

    標簽: ACDC 單級功率 因數(shù)校正

    上傳時間: 2013-05-19

    上傳用戶:shenglei_353

  • DSP控制三相逆變器并聯(lián)冗余技術(shù).rar

    近年來隨著用電設(shè)備對供電電源的性能和可靠性要求越來越高,不間斷供電系統(tǒng)(UPS)得到了廣泛應(yīng)用。UPS模塊化并聯(lián)可實現(xiàn)大容量供電和冗余供電,是提高UPS容量和可靠性的一條重要途徑,因而被公認為當今逆變技術(shù)發(fā)展的重要方向之一。 本文主要致力于無輸出隔離變壓器的逆變器并聯(lián)系統(tǒng)環(huán)流特性及其并聯(lián)控制實現(xiàn)的研究。首先探討了基于電壓電流雙閉環(huán)控制的逆變器控制設(shè)計方法,在確定雙閉環(huán)控制逆變器閉環(huán)傳遞函數(shù)并了解其等效輸出阻抗特性的基礎(chǔ)上,建立了基于等效輸出阻抗的并聯(lián)系統(tǒng)模型分析其環(huán)流特性,并提出了一種新的基于有功功率和無功功率的逆變器并聯(lián)控制方案,包括:基準電壓相位和幅值的調(diào)整,PI控制參數(shù)設(shè)計,有功和無功功率計算,逆變輸出電壓同步鎖相等。此外本文還特別討論了雙閉環(huán)控制逆變器輸出電壓直流分量產(chǎn)生原因,提出了逆變器輸出電壓直流分量檢測與高精度數(shù)字調(diào)節(jié)方法,研究了雙閉環(huán)控制逆變器并聯(lián)系統(tǒng)直流環(huán)流產(chǎn)生原因及其檢測與抑制方法。最后通過實驗和實驗波形驗證本文所介紹的逆變器并聯(lián)控制方案的可行性。

    標簽: DSP 控制 三相逆變器

    上傳時間: 2013-04-24

    上傳用戶:ljthhhhhh123

  • 基于FPGA的通用異步收發(fā)器的設(shè)計.rar

    通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter,UART)是一種能同時支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片,但是這些專用的串行接口芯片的缺點是數(shù)據(jù)傳輸速率比較慢,難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊希匾木褪撬鼈兌季哂胁豢梢浦残裕虼艘眠@些芯片來實現(xiàn)PC機和FPGA芯片之間的通信,勢必會增加接口連線的復(fù)雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對UART的特點以及FPGA設(shè)計具有可移植性的優(yōu)勢,提出了一種基于FPGA芯片的嵌入式UART設(shè)計方法,其中主要包括狀態(tài)機的描述形式以及自頂向下的設(shè)計方法,利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊,之后將其集成到FPGA芯片的內(nèi)部,這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計的LIART支持標準的RS-232C傳輸協(xié)議,主要設(shè)計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗方式,還有多種中斷源、中斷優(yōu)先級、較強的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力,模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計數(shù)據(jù)緩沖區(qū)FIFO,采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境,也能適合低速的數(shù)據(jù)傳輸場合,因此可以達到資源利用的最大化。 在具體的設(shè)計過程中,利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進行綜合優(yōu)化、仿真驗證以及下載實現(xiàn)。各項數(shù)據(jù)結(jié)果表明,本課題中所設(shè)計的UART滿足預(yù)期設(shè)計目標。

    標簽: FPGA 異步收發(fā)器

    上傳時間: 2013-08-02

    上傳用戶:rocketrevenge

  • MPEG2視頻解碼器的FPGA設(shè)計.rar

    MPEG-2是MPEG組織在1994年為了高級工業(yè)標準的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標準,其優(yōu)秀性使之成為過去十年應(yīng)用最為廣泛的標準,也是未來十年影響力最為廣泛的標準之一。 本文以MPEG-2視頻標準為研究內(nèi)容,建立系統(tǒng)級設(shè)計方案,設(shè)計FPGA原型芯片,并在FPGA系統(tǒng)中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現(xiàn)ASIC的前端設(shè)計。完成的主要工作包括以下幾個方面: 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計,采用了自頂而下的設(shè)計方法,實現(xiàn)系統(tǒng)的功能單元的劃分;根據(jù)其視頻解碼的特點,確定解碼器的控制方式;把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù),實現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實現(xiàn)了具體模塊的設(shè)計:根據(jù)本文研究的要求,在比特流格式器模塊設(shè)計中提出了特有的解碼方式;在可變長模塊中的變長數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實現(xiàn),大大減少了變長數(shù)據(jù)解碼的時間;IQ、IDCT模塊采用流水的設(shè)計方法,減少數(shù)據(jù)計算的時間:運動補償模塊,針對模塊數(shù)據(jù)運算量大和訪問幀存儲器頻繁的特點,采用四個插值單元同時處理,增加像素緩沖器,充分利用并行性結(jié)構(gòu)等方法來加快運動補償速度。 3.根據(jù)視頻解碼的參考軟件,通過解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來驗證模塊的功能正確性。最后用FPGA開發(fā)板實現(xiàn)了解碼系統(tǒng)的原型芯片驗證,取得了良好的解碼效果。 整個設(shè)計采用Verilog HDL語言描述,通過了現(xiàn)場可編程門陣列(FPGA)的原型驗證,并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經(jīng)過實際視頻碼流測試,本文設(shè)計可以達到MPEG-2視頻主類主級的實時解碼的技術(shù)要求。

    標簽: MPEG2 FPGA 視頻解碼器

    上傳時間: 2013-07-27

    上傳用戶:ice_qi

  • MP3音頻解碼器的FPGA原型芯片設(shè)計與實現(xiàn).rar

    MP3音樂是目前最為流行的音樂格式,因其音質(zhì)、復(fù)雜度與壓縮比的完美折中,占據(jù)著廣闊的市場,不僅在互聯(lián)網(wǎng)上廣為流傳,而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象,在實時性、面積等約束條件下,研究MP3解碼電路的設(shè)計方法,實現(xiàn)FPGA原型芯片,研究MP3原型芯片的驗證方法。 論文的主要貢獻如下: (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟,以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊,可以減少一半的讀寫RAM操作;把IMDCT模塊內(nèi)部的三個算法步驟融合在一起進行設(shè)計,可以省去存儲中間計算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中,采用流水線設(shè)計技術(shù),設(shè)置寄存器把較長的組合邏輯路徑隔開,提高了電路的性能和可靠性;使用連續(xù)訪問公共緩存技術(shù),合理規(guī)劃各計算子模塊的工作時序,將數(shù)據(jù)計算的時間隱藏在訪存過程中;充分利用頻率線的零值區(qū)特性,有效地減少數(shù)據(jù)計算量,加快了數(shù)據(jù)處理的速度。 (3)設(shè)計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計RTL級電路,完成功能仿真,以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺,實現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5%,其中組合邏輯查找表ALUT為7189個,寄存器共有4024個,系統(tǒng)頻率可達69.6MHz,充分滿足了MP3解碼過程的實時性要求。實驗結(jié)果表明,MP3音頻解碼FPGA原型芯片可正常播放聲音,解碼音質(zhì)良好。

    標簽: FPGA MP3 音頻解碼器

    上傳時間: 2013-07-01

    上傳用戶:xymbian

主站蜘蛛池模板: 八宿县| 铁岭县| 曲周县| 怀集县| 安宁市| 唐河县| 灵宝市| 扶绥县| 桂阳县| 盘锦市| 临桂县| 如皋市| 莱西市| 黄浦区| 禹城市| 莫力| 舞钢市| 乌什县| 万年县| 抚宁县| 阿合奇县| 烟台市| 罗平县| 宜川县| 仙居县| 芒康县| 榆林市| 阿拉善右旗| 昭通市| 专栏| 乌鲁木齐市| 沿河| 甘泉县| 天门市| 青海省| 清徐县| 德昌县| 浪卡子县| 信阳市| 宜川县| 昭平县|