fpga 和cpld 方面的編程實例程序，很好東西啊，是初學者適宜的參考資料
標簽： fpga cpld 方面 編程實例
上傳時間： 2013-08-26
上傳用戶：fudong911
多個Verilog和vhdl程序例子，可以作為初學者參考實例，按照電路結構寫出HDL代碼
標簽： Verilog vhdl 程序
上傳用戶：athjac
基于FPGA的DDS和周期合成技術在EIS中的應用,caj格式
標簽： FPGA DDS EIS caj
上傳用戶：lhll918
Keil 和proteus完美結合教程，比較好
標簽： proteus Keil 教程
上傳用戶：YUANQINHUI
講述CPLD和FPGA的結構，對初學者很有用。
標簽： CPLD FPGA
上傳用戶：奔跑的雪糕
基于FPGA的高速圖像采集和處理卡 能用于視覺檢測系統
標簽： FPGA 高速圖像采集 視覺檢測
上傳時間： 2013-08-28
上傳用戶：Shaikh
利用ARM的GPIO和SPI總線進行FPGA的被動串行配置,加載速度可以達到200KBytes/Sec.
標簽： GPIO FPGA ARM SPI
上傳用戶：Maple
FPGA和DSP的設計可靠性及可維護性對比.pdf
標簽： FPGA DSP 可靠性 對比
上傳用戶：pei5
基于DSP和FPGA的運動控制板的開發，講dsp跟fpga連接的
標簽： FPGA DSP 運動控制
上傳用戶：blacklee
Verilog實現的DDS正弦信號發生器和測頻測相模塊，DDS模塊可產生兩路頻率和相位差均可預置調整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數據通過引腳傳輸給單片機，單片機進行計算和顯示。
標簽： Verilog DDS 正弦信號發生器 模塊
上傳用戶：asdfasdfd
蟲蟲下載站版權所有 京ICP備2021023401號-1
<input id="yokms"></input>
