數(shù)據(jù)采集 基于DSP和FPGA的高精度數(shù)據(jù)采集卡設(shè)計(jì)
標(biāo)簽： FPGA DSP 高精度 數(shù)據(jù)采集卡
上傳時(shí)間： 2013-08-29
上傳用戶(hù)：2728460838
基于FPGA加密芯片設(shè)計(jì)論文（AES和DES算法）
上傳時(shí)間： 2013-08-29
上傳用戶(hù)：weixiao99
ARM和CPLD的JTAG的原理圖，以及PCB圖，為公司做的，順便發(fā)出來(lái)，有需要的可以下栽
上傳時(shí)間： 2013-08-29
上傳用戶(hù)：windypsm
詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過(guò)程中應(yīng)注意的地方,和如何提高設(shè)計(jì)效率,對(duì)FPGA設(shè)計(jì)者有很好的幫助
標(biāo)簽： FPGA CPLD 過(guò)程 如何提高
上傳時(shí)間： 2013-08-29
上傳用戶(hù)：wfeel
用s3c44b0x和 CIS（ContactImage Sensor) 傳感器接口
標(biāo)簽： ContactImage s3c44b0x Sensor CIS
上傳時(shí)間： 2013-08-30
上傳用戶(hù)：chens000
8051工作于11.0592MHZ,RAM擴(kuò)展為128KB的628128,FlashRom擴(kuò)展為128KB的AT29C010A\r\n 128KB的RAM分成4個(gè)區(qū)(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個(gè)區(qū)(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪(fǎng)問(wèn)整個(gè)128KB的RAM空間和128KB的FlashRom空間,在CPLD內(nèi)建兩個(gè)寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址
標(biāo)簽： 128 FlashRom 8051 KB
上傳時(shí)間： 2013-08-30
上傳用戶(hù)：cainaifa
USB、串口、并口是PC機(jī)和外設(shè)進(jìn)行通訊的常用接口，但對(duì)于數(shù)據(jù)量大的圖像來(lái)說(shuō)，若利用串行RS-232協(xié)議進(jìn)行數(shù)據(jù)采集，速度不能達(dá)到圖像數(shù)據(jù)采集所需的要求；而用USB進(jìn)行數(shù)據(jù)采集，雖能滿(mǎn)足所需速度，但要求外設(shè)必須支持USB協(xié)議，而USB協(xié)議與常用工程軟件的接口還不普及，給使用帶來(lái)困難。有些用戶(hù)為了利用標(biāo)準(zhǔn)并行口(SPP)進(jìn)行數(shù)據(jù)采集，但SPP協(xié)議的150kb/s傳輸率對(duì)于圖像數(shù)據(jù)采集，同樣顯得太低。因此,為了采集數(shù)據(jù)量大的圖像數(shù)據(jù),本文采用了具有較高傳輸速率的增強(qiáng)型并行口協(xié)議(EPP)和FPGA，實(shí)現(xiàn)對(duì)OV
上傳時(shí)間： 2013-08-31
上傳用戶(hù)：wsf950131
節(jié)點(diǎn)是網(wǎng)絡(luò)系統(tǒng)的基本控制單元，論文提出了一種基于CPLD和多處理器結(jié)構(gòu)的控制網(wǎng)絡(luò)節(jié)點(diǎn)設(shè)計(jì)方案，它能夠提高單節(jié)點(diǎn)并行處理能力，其模塊化結(jié)構(gòu)增強(qiáng)了節(jié)點(diǎn)的可靠性。
標(biāo)簽： CPLD 多處理器 控制網(wǎng)絡(luò) 節(jié)點(diǎn)設(shè)計(jì)
上傳時(shí)間： 2013-08-31
上傳用戶(hù)：shanxiliuxu
本設(shè)計(jì)要實(shí)現(xiàn)一個(gè)具有預(yù)置數(shù)的數(shù)字鐘的設(shè)計(jì),具體要求如下:\r\n1. 正確顯示年、月、日 \r\n2. 正確顯示時(shí)、分、秒 \r\n3. 具有校時(shí),整點(diǎn)報(bào)時(shí)和秒表功能 \r\n4. 進(jìn)行系統(tǒng)模擬仿真和下載編程實(shí)驗(yàn),驗(yàn)證系統(tǒng)的正確性 \r\n
標(biāo)簽： CPLD 設(shè)計(jì)實(shí)現(xiàn) 數(shù)字 預(yù)置數(shù)
上傳時(shí)間： 2013-09-01
上傳用戶(hù)：ysjing
采用按時(shí)間抽選的基4原位算法和坐標(biāo)旋轉(zhuǎn)數(shù)字式計(jì)算機(jī)（CORDIC）算法實(shí)現(xiàn)了一個(gè)FFT實(shí)時(shí)譜分析系統(tǒng)。整個(gè)設(shè)計(jì)采用流水線(xiàn)工作方式，保證了系統(tǒng)的速度，避免了瓶勁的出現(xiàn)；整個(gè)系統(tǒng)采用FPGA實(shí)現(xiàn)，實(shí)驗(yàn)表明，該系統(tǒng)既有DSP器件實(shí)現(xiàn)的靈活性又有專(zhuān)用FFT芯片實(shí)現(xiàn)的高速數(shù)據(jù)吞吐能力，可以廣泛地應(yīng)用于數(shù)字信號(hào)處理的各個(gè)領(lǐng)域。
標(biāo)簽： CORDIC FFT 算法 旋轉(zhuǎn)
上傳時(shí)間： 2013-09-01
上傳用戶(hù)：731140412
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
