基于FPGA的GPIB接口IP核的研究與設計
標簽： FPGA GPIB 接口 IP核
上傳時間： 2013-11-04
上傳用戶：bensonlly
ISE新建工程及使用IP核步驟詳解
標簽： ISE IP核 工程
上傳時間： 2013-11-18
上傳用戶：peterli123456
ISE_IP核創建教程及DDR3_ip核使用注意事項
標簽： ISE_IP DDR ip 教程
上傳時間： 2013-11-11
上傳用戶：lmeeworm
NiosII軟核處理器是Altera公司開發，基于FPGA操作平臺使用的一款高速處理器，為了適應高速運動圖像采集，提出了一種基于NiosII軟核處理的步進電機接口設計，使用verilog HDL語言完成該接口設計，最后通過QuartusII軟件，給出了實驗仿真結果。
標簽： NiosII 軟核處理器 步進電機 接口設計
上傳時間： 2014-12-28
上傳用戶：jiwy
以Altera公司的Quartus Ⅱ 7.2作為開發工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核Nios II，構成可編程片上系統（SOPC），利用極少的硬件資源實現了可重構信號源。該系統基本功能都在FPGA芯片內完成，利用 SOPC技術，在一片 FPGA 芯片上實現了整個信號源的硬件開發平臺，達到既簡化電路設計、又提高系統穩定性和可靠性的目的。
標簽： FPGA DDS IP核 設計方案
上傳時間： 2013-11-06
上傳用戶：songkun
針對實際應用中電子戰設備對雷達信號分選的實時性要求，在分析了序列差直方圖算法和多核DSP任務并行模式的基礎上，設計了基于TMS320C6678的八核DSP雷達信號分選電路，對密集的雷達信號進行分選。實驗結果表明：該電路可對常規雷達信號實現快速分選，并且分選效果良好，系統可靠性高。
標簽： SDIF DSP 多核 雷達信號分選
上傳時間： 2013-10-16
上傳用戶：攏共湖塘
通過力控組態軟件發送短信的模塊及方案說明
標簽： DTP_S 09 力控組態 軟件
上傳時間： 2013-12-15
上傳用戶：shizhanincc
力傳感器設計參考。
標簽： 力傳感器 信號獲取 連接
上傳時間： 2013-11-19
上傳用戶：zhulei420
基于實現目標探測識別以及高精度目標信息測量等復雜處理算法的目的，采用單片多核DSP TMS320C6678構成彈載高速多任務實時嵌入式處理平臺，通過數據流處理模式的并行軟件設計方法，將系統處理任務均衡分配到各處理器內核，以實現實時并行處理，提升彈載信息處理系統的功能和性能。開展基于多核處理器的并行軟件研制、充分發揮多核處理能力將成為彈載嵌入式系統軟件設計的新課題。
標簽： 多核處理器 嵌入式系統設計
上傳時間： 2013-11-23
上傳用戶：璇珠官人
利用NiosII多核處理器，提出了基于Internet的實時路況查詢系統和智能車載終端。通過配置雙NiosII軟核，改善了MCU處理速度不高、外設資源有限、接口配置繁瑣、硬件設計和軟件設計編程復雜等問題，將大量控制以及對多種外設訪問的工作進行了合理分配。既具有普通導航設備的方便實用性，又能通過無線通訊及Internet與后臺服務器連接，獲取道路擁堵情況、停車場車位情況等動態實時信息，同時可作為智能交通的車載前端。
標簽： NiosII 多核 智能交通 車載終端
上傳時間： 2014-12-30
上傳用戶：superman111
蟲蟲下載站版權所有 京ICP備2021023401號-1
