<strike id="swuio"></strike>
中文 DSP2812芯片 管腳 中文 說明
上傳時間： 2013-06-25
上傳用戶：lepoke
隨著信息技術(shù)和計算機技術(shù)的飛速發(fā)展，數(shù)字信號處理已經(jīng)逐漸發(fā)展成一門關(guān)鍵的技術(shù)科學(xué)。圖像處理作為一種重要的現(xiàn)代技術(shù)，己經(jīng)在通信、航空航天、遙感遙測、生物醫(yī)學(xué)、軍事、信息安全等領(lǐng)域得到廣泛的應(yīng)用。圖像處理特別是高分辨率圖像實時處理的實現(xiàn)技術(shù)對相關(guān)領(lǐng)域的發(fā)展具有深遠(yuǎn)意義。另外，現(xiàn)場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計方法，加速了系統(tǒng)的設(shè)計進(jìn)程，為圖像壓縮系統(tǒng)的實現(xiàn)提供了硬件支持和軟件保障。 本文主要包括以下幾個方面的內(nèi)容： (1)結(jié)合某工程的具體需求，設(shè)計了一種基于FPGA的圖像壓縮系統(tǒng)，核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存儲器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實現(xiàn)了JPEG-LS標(biāo)準(zhǔn)中的基本算法，為課題組成員進(jìn)行算法改進(jìn)提供了有力支持。 (3)用Verilog硬件描述語言設(shè)計并實現(xiàn)了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問片外存儲器。 (4)構(gòu)建了圖像壓縮系統(tǒng)的測試平臺，對實現(xiàn)的SDRAM控制器模塊和JPEG-LS基本算法模塊進(jìn)行了軟件仿真測試和硬件測試，驗證了其功能的正確性。
標(biāo)簽： FPGA 圖像壓縮系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：a3318966
隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號處理技術(shù)廣泛應(yīng)用于通訊、語音處理、計算機和多媒體等領(lǐng)域。快速傅里葉變換FFT作為數(shù)字信號處理的核心技術(shù)之一，使離散傅里葉變換的運算時間縮短了幾個數(shù)量級。 現(xiàn)場可編程門陣列FPGA是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應(yīng)用，使電子設(shè)計的規(guī)模和集成度不斷提高，同時也帶來了電子系統(tǒng)設(shè)計方法和設(shè)計思想的不斷推陳出新。 本文主要研究如何利用FPGA實現(xiàn)FFT處理器，包括算法選取、算法驗證、系統(tǒng)結(jié)構(gòu)設(shè)計、各個模塊設(shè)計、FPGA實現(xiàn)和測試整個流程。設(shè)計采用基－2按時間抽取算法，以XILINX公司提供的ISE6.1為軟件平臺，利用Verilog HDL描述的方式實現(xiàn)了512點16bits復(fù)數(shù)塊浮點結(jié)構(gòu)的FFT系統(tǒng)，并以FPGA芯片VirtexⅡXC2V1000為硬件平臺，進(jìn)行了仿真、綜合等工作。仿真結(jié)果表明其計算結(jié)果達(dá)到了一定的精度，運算速度可以滿足一般實時信號處理的要求。
上傳時間： 2013-04-24
上傳用戶：lwwhust
在步進(jìn)電機驅(qū)動方式中，效果最好的是細(xì)分驅(qū)動，當(dāng)今高端的步進(jìn)電機驅(qū)動器基本都采用這種技術(shù)。步進(jìn)電機的細(xì)分驅(qū)動技術(shù)是一門綜合了數(shù)字化技術(shù)、集成控制技術(shù)和計算機技術(shù)的新技術(shù)，被廣泛應(yīng)用于工業(yè)、科研、通訊、天文等領(lǐng)域。 本文設(shè)計了一種基于DSP以及FPGA的兩相混合式步進(jìn)電機SPWM(正弦脈寬調(diào)制)波細(xì)分驅(qū)動系統(tǒng)。在DSP系統(tǒng)中采用TMS320I．F2407A微控制器作為核心控制器件，用軟件產(chǎn)生SPWM波；在FPGA系統(tǒng)中采用FPGA芯片，通過VerilogHDL語言，實現(xiàn)了SPWM波；在功率驅(qū)動級電路上采用雙極性H橋的驅(qū)動方式。最終實現(xiàn)了對兩相混合式步進(jìn)電機SPWM波細(xì)分驅(qū)動，大大提高了步進(jìn)電機的運轉(zhuǎn)性能。 本文介紹了兩相混合式步進(jìn)電機的工作原理、控制原理以及細(xì)分驅(qū)動的基本原理。通過對恒轉(zhuǎn)矩細(xì)分驅(qū)動的分析，提出了兩相混合式步進(jìn)電機SPWM波細(xì)分驅(qū)動的方案，并給出了SPWM波產(chǎn)生的數(shù)學(xué)模型。最后，對步進(jìn)電機的SPWM波細(xì)分驅(qū)動系統(tǒng)進(jìn)行了實驗測量，給出了實驗結(jié)果。 實驗的結(jié)果表明，設(shè)計的基于DSP與FPGA的SPWM波細(xì)分驅(qū)動系統(tǒng)可以很好地克服電機低頻振蕩的問題，提高電機在中、低速運行的性能。電機的掃描范圍與理論值基本接近；微步距在誤差允許的范圍內(nèi)也基本可以滿足要求。
上傳時間： 2013-04-24
上傳用戶：WANGLIANPO
隨著微電子技術(shù)的高速發(fā)展，實時圖像處理在多媒體、圖像通信等領(lǐng)域有著越來越廣泛的應(yīng)用。FPGA就是硬件處理實時圖像數(shù)據(jù)的理想選擇，基于FPGA的圖像處理專用芯片的研究將成為信息產(chǎn)業(yè)的新熱點。 本文以FPGA為平臺，使用VHDL硬件描述語言設(shè)計并實現(xiàn)了中值濾波、順序濾波、數(shù)學(xué)形態(tài)學(xué)、卷積運算和高斯濾波等圖像處理算法。在設(shè)計過程中，通過改進(jìn)算法和優(yōu)化結(jié)構(gòu)，在合理地利用硬件資源的條件下，有效地挖掘出算法內(nèi)在的并行性，采用流水線結(jié)構(gòu)優(yōu)化算法，提高了頂層濾波模塊的處理速度。在中值濾波器的硬件設(shè)計中，本文提出了一種快速中值濾波算法，該算法大大節(jié)省了硬件資源，處理速度也很快。在數(shù)學(xué)形態(tài)學(xué)算法的硬件實現(xiàn)中，本文提出的最大值濾波和最小值濾波算法大大減少了硬件資源的占用率，適應(yīng)了流水線設(shè)計的要求，提高了圖像處理速度。 整個設(shè)計及各個模塊都在Altera公司的開發(fā)環(huán)境QuartusⅡ以及第三方仿真軟件Modelsim上進(jìn)行了邏輯綜合以及仿真。綜合和仿真的結(jié)果表明，使用FPGA硬件處理圖像數(shù)據(jù)不僅能夠獲得很好的處理效果，達(dá)到較高的工作頻率，處理速度也遠(yuǎn)遠(yuǎn)高于軟件法處理圖像，可滿足實時圖像處理的要求。 本課題為圖像處理專用FPGA芯片的設(shè)計做了有益的探索性嘗試，對今后完成以FPGA圖像處理芯片為核心的實時圖像處理系統(tǒng)的設(shè)計有著積極的意義。
上傳時間： 2013-06-08
上傳用戶：shuiyuehen1987
論文以反應(yīng)式步進(jìn)電機為研究對象，應(yīng)用了先進(jìn)的FPGA/CPLD技術(shù)，設(shè)計了一種全數(shù)字的步進(jìn)電機控制系統(tǒng)，通過了仿真、綜合和下載的各個程序測試環(huán)節(jié)，并在實驗中得到了良好的應(yīng)用。 本論文分析了反應(yīng)式步進(jìn)電機工作原理以及其具體的控制過程，然后闡述了FPGA的設(shè)計原理以及所涉及到的相關(guān)芯片，接著對所要應(yīng)用的硬件語言VerilogHDL方面的知識進(jìn)行了簡要地介紹，這些為論文的具體設(shè)計部分提供了理論基礎(chǔ)。 本系統(tǒng)針對需要實現(xiàn)對步進(jìn)電機的調(diào)速，設(shè)計出了一種符合要求的連續(xù)可調(diào)的脈沖信號發(fā)生器，整個脈沖信號發(fā)生器有兩個大的模塊組成，最后用一個頂層的模塊將二者連接起來，并且每個子模塊以及頂層的模塊都通過了仿真測試。系統(tǒng)采用了模塊化的設(shè)計思路，為系統(tǒng)的設(shè)計和維護(hù)提供了方便，同時也提高了系統(tǒng)性能的可擴展性。系統(tǒng)采用一種軟件硬化的設(shè)計思路，應(yīng)用了VerilogHDL硬件語言，該語言較容易理解。軟件也是采用了目前應(yīng)用比較廣泛的幾種。在最后的實物實驗中也取得了良好的效果，從而證明了設(shè)計的正確性。論文針對VerilogHDL硬件語言的應(yīng)用技巧以及實際編寫程序中經(jīng)常遇到的問題都做了詳細(xì)的解釋，并提出了幾個解決問題的方法；對于如何合理的選擇芯片，文章也做了仔細(xì)說明。 FPGA+VerilogHDL+EDA工具構(gòu)成的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)，是本系統(tǒng)設(shè)計的核心部分，該門技術(shù)具有操作靈活、利用廣泛以及價廉等特點。該門技術(shù)具有旺盛的生命力和廣闊的前景，必然推動著整個集成電路產(chǎn)業(yè)系統(tǒng)集成的進(jìn)一步發(fā)展。整個系統(tǒng)設(shè)計采用了全數(shù)字化的控制方案，使系統(tǒng)更加緊湊、更加合理以及經(jīng)濟節(jié)約。由于系統(tǒng)的全數(shù)字化，使得整個系統(tǒng)運行變得十分可靠，調(diào)試也極為方便。作為一種先進(jìn)技術(shù)的應(yīng)用，論文在很多方面做了新的嘗試。
標(biāo)簽： FPGA 步進(jìn)電機控制 系統(tǒng)研究
上傳時間： 2013-05-20
上傳用戶：zoushuiqi
CH341中文手冊:CH341 是一個USB總線的轉(zhuǎn)接芯片，通過USB總線提供異步串口、打印口、并口以及常用的2線和4 線等同步串行接口。在異步串口方式下，CH341提供串口發(fā)送使能、串口接收就緒等交
上傳時間： 2013-07-25
上傳用戶：龍飛艇
基于ADE7878芯片的諧波電能表的設(shè)計與校表流程:本文主要介紹了ADI公司最新推出的三相高精度多功能電能計量芯片ADE7878，以及其在諧波計量中的應(yīng)用，重點闡述了ADE7878的功能特點，典型電路
上傳時間： 2013-07-29
上傳用戶：釣鰲牧馬
單片機系統(tǒng)的數(shù)碼管顯示驅(qū)動和鍵盤掃描以單片機為核心的很多儀器都需要數(shù)碼管顯示驅(qū)動和鍵盤掃描，三種具體方案如下供參考：一、經(jīng)典方案：使用8279 芯片
標(biāo)簽： 單片機系統(tǒng) 數(shù)碼管 顯示驅(qū)動 鍵盤掃描
上傳時間： 2013-07-28
上傳用戶：tianjinfan
CN3063是可以用太陽能電池供電的單節(jié)鋰電池充電管理芯片。該器件內(nèi)部包括功率晶體管，應(yīng)用時不需要外部的電流檢測電阻和阻流二極管。內(nèi)部的8位模擬-數(shù)字轉(zhuǎn)換電路，能夠根據(jù)輸入電壓源的電流輸出能力自動調(diào)整
上傳時間： 2013-06-10
上傳用戶：zzbin_2000
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
