黑金核心板的原理圖
標簽： 4CE DB4 DB 15
上傳時間： 2013-10-19
上傳用戶：jackandlee
基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語言對MC8051 IP Core進行編程，以其作為控制核心，實現系統控制。在FPGA芯片中，利用Verilog HDL語言進行編程，設計了以MC8051 IP Core為核心的控制模塊、計數模塊、鎖存模塊和LCD顯示模塊等幾部分，實現了頻率的自動測量，測量范圍為0.1Hz~50MHz，測量誤差0.01%。并實現測頻率、周期、占空比等功能。
標簽： FPGA 多功能 頻率計
上傳時間： 2013-10-14
上傳用戶：1214209695
FPGA-CPLD芯片設置方法
標簽： FPGA-CPLD 芯片設置
上傳時間： 2013-10-28
上傳用戶：whymatalab2
電子發燒友網訊： Altera公司 28nm FPGA系列芯片共包括三大系列：Stratix V、Arria V與Cyclone V系列芯片。近日，Altera公司也正式宣布該三大系列芯片已全部開始量產出貨。Altera公司憑借著其28nm FPGA芯片在性能和成本上的優勢，未來的前景勢必無法估量。通過本文對Altera公司 28nm FPGA系列芯片的基本性能、市場優勢、型號差異以及典型應用等介紹，電子發燒友網小編將帶領大家一起來感受Altera公司28nm FPGA系列芯片的“雄韜偉略”，深入闡述如何更好地為你未來的設計選擇相應的Altera 28nm FPGA 芯片。
標簽： Altera FPGA 28 nm
上傳時間： 2013-11-21
上傳用戶：ZZJ886
Arria V系列 FPGA芯片基本描述 ?。?）28nm FPGA，在成本、功耗和性能上達到均衡； （2）包括低功耗6G和10G串行收發器； ?。?）總功耗比6G Arria II FPGA低40%； （4）豐富的硬核IP模塊，提高了集成度 ?。?）目前市場上支持10.3125Gbps收發器技術、功耗最低的中端FPGA。
標簽： Arria FPGA V系列 芯片
上傳時間： 2013-10-26
上傳用戶：wsq921779565
提出一種基于FPGA的實時視頻信號處理平臺的設計方法，該系統接收低幀率數字YCbCr 視頻信號，對接收的視頻信號進行格式和彩色空間轉換、像素和，利用片外SDRAM存儲器作為幀緩存且通過時序控制器進行幀率提高，最后通過VGA控制模塊對圖像信號進行像素放大并在VGA顯示器上實時顯示。整個設計使用Verilog HDL語言實現，采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對功能進行了驗證。
標簽： FPGA 實時視頻 信號處理平臺
上傳時間： 2013-11-10
上傳用戶：sjb555
PowerSOPC-2C35核心板原理圖
標簽： PowerSOPC 1.1 35 核心板
上傳時間： 2014-12-28
上傳用戶：zhanditian
全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析:賽靈思的最新7系列FPGA芯片包括3個子系列，Artix-7、 Kintex-7和Virtex-7。在介紹芯片之前，先看看三個子系列芯片的介紹表，如下表1所示： 表1 全新Xilinx FPGA 7系列子系列介紹表 (1) Artix-7 FPGA系列——業界最低功耗和最低成本 通過表1我們不難得出以下結論： 與上一代 FPGA相比，其功耗降低了50%，成本削減了35%，性能提高30%，占用面積縮減了50%，賽靈思FPGA芯片在升級中，功耗和性能平衡得非常好。
標簽： Xilinx FPGA 賽靈思 系列芯片
上傳時間： 2013-10-27
上傳用戶：comer1123
賽靈思FPGA芯片論文，值得一看。
標簽： FPGA 賽靈思 芯片架構 分
上傳用戶：1583264429
在點對多點主從通信系統中,需要合適的接口形式和通信協議實現主站與各從站的信息交換。RS -485 接口是適合這種需求的一種標準接口形式。當選擇主從多點同步通信方式時,工作過程與幀格式符合HDLC/SDLC協議。介紹了采用VHDL 語言在FPGA 上實現的以HDLC/ SDLC 協議控制為基礎的RS - 485 通信接口芯片。實驗表明,這種接口芯片操作簡單、體積小、功耗低、可靠性高,極具實用價值。
標簽： FPGA 485 RS 通信接口
上傳時間： 2013-11-02
上傳用戶：zhf01y
蟲蟲下載站版權所有 京ICP備2021023401號-1
