QuartusII中利用免費IP核的設計 作者：雷達室 以設計雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創建新工程，出現圖示對話框，點擊Next；
標簽： Quartus RAM IP核 雙端口
上傳時間： 2013-10-18
上傳用戶：909000580
基于FPGA的GPIB接口IP核的研究與設計
標簽： FPGA GPIB 接口 IP核
上傳時間： 2013-10-19
上傳用戶：wudu0932
本資料是關于夏宇聞老師優秀的verilog教程課件，其中包括verilog講稿PPT、verilog課件、verilog例題等。
標簽： verilog 教程
上傳時間： 2013-11-21
上傳用戶：電子世界
ISE新建工程及使用IP核步驟詳解
標簽： ISE IP核 工程
上傳時間： 2015-01-01
上傳用戶：liuxinyu2016
本資料是《EDA原理及應用》一書的配套實驗課件，一共有18個實驗。大家可以參考著自己做！當然做完后也可以到電子發燒友網站FPGA技術聯盟QQ群（263281510）討論討論...
標簽： EDA 實驗
上傳時間： 2013-11-10
上傳用戶：rlgl123
第1章-EDA設計導論 第2章-可編程邏輯器件設計方法 第3章-VHDL語言基礎 第4章-數字邏輯單元設計 第5章-VHDL高級設計技術 第6章-基于HDL和原理圖的設計輸入 第7章-設計綜合和行為仿真 第8章-設計實現和時序仿真 第9章-設計下載和調試 第10章-設計示例（數字鐘、UART、數字電壓表） 點擊鏈接，【《EDA原理及應用》（何賓教授）實驗課件下載 】
標簽： EDA
上傳用戶：zhangliming420
ISE_IP核創建教程及DDR3_ip核使用注意事項
標簽： ISE_IP DDR ip 教程
上傳用戶：wangyi39
cpld開發套件光盤說明
標簽： cpld 開發套件 光盤
上傳時間： 2013-10-24
上傳用戶：hfmm633
NiosII軟核處理器是Altera公司開發，基于FPGA操作平臺使用的一款高速處理器，為了適應高速運動圖像采集，提出了一種基于NiosII軟核處理的步進電機接口設計，使用verilog HDL語言完成該接口設計，最后通過QuartusII軟件，給出了實驗仿真結果。
標簽： NiosII 軟核處理器 步進電機 接口設計
上傳時間： 2015-01-02
上傳用戶：妄想演繹師
以Altera公司的Quartus Ⅱ 7.2作為開發工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核Nios II，構成可編程片上系統（SOPC），利用極少的硬件資源實現了可重構信號源。該系統基本功能都在FPGA芯片內完成，利用 SOPC技術，在一片 FPGA 芯片上實現了整個信號源的硬件開發平臺，達到既簡化電路設計、又提高系統穩定性和可靠性的目的。
標簽： FPGA DDS IP核 設計方案
上傳時間： 2013-12-22
上傳用戶：forzalife
蟲蟲下載站版權所有 京ICP備2021023401號-1
