一階IIR數(shù)字濾波器時域濾波效果模擬tzl1963摘要－ 供初學如何設計實際的數(shù)字濾波器參考。一，基本概念FIR Filter－有限長單位脈沖響應濾波器，傳遞函數(shù)：Σ−=−=10)()(NnnznhzH ； （1）)(nh是一個有限長序列。IIR Filter－無限長單位脈沖響應濾波器，傳遞函數(shù)： ΣΣ=−=−−=NiiNiizbzazH01011)( ； （2）二，沖激響應不變法設模擬濾波器的沖激響應是h，取樣周期是T，則它的取樣沖擊響應是。又設數(shù)字濾波器的沖擊響應是。如果讓 )(tA)(n)(nThAh)(nh= (3) )(nThA這就是沖激響應不變法，物理概念就是讓數(shù)字濾波器的沖激響應等于對應的模擬濾波器沖激響應的抽樣函數(shù)。模擬濾波器的傳遞函數(shù)是它的沖激函數(shù)的拉氏變換，數(shù)字濾波器的傳遞函數(shù)的它的沖激函數(shù)的z變換。
標簽： IIR 數(shù)字濾波器 時域 濾波
上傳時間： 2013-11-20
上傳用戶：gaome
初學ModelSimSE時被迷糊了幾天的若干概念[1].unlocked
標簽： ModelSimSE unlocked
上傳時間： 2013-11-09
上傳用戶：neu_liyan
商業(yè)企業(yè)每天產(chǎn)生大量的網(wǎng)格數(shù)據(jù)，作為網(wǎng)頁信息交換的實際標準，最重要的挑戰(zhàn)之一是如何有效地進行數(shù)據(jù)搜索，數(shù)據(jù)搜索可以以鏈接的方式進行。一些研究人員已經(jīng)研究出了演算法，以減少搜索過程中產(chǎn)生的無效信息。另一些研究人員引入了記錄法，可以進行相關(guān)元素的定位，無需搜索原始網(wǎng)格文檔，通過記錄的方式完成搜索過程。文中介紹的方法是基于正在被搜索的數(shù)據(jù)的概念，以及對網(wǎng)格數(shù)據(jù)庫的內(nèi)容搜索及關(guān)鍵字搜索，使用概念搜索可以提高搜索效率。
上傳時間： 2013-10-19
上傳用戶：zxc23456789
初學ModelSimSE時被迷糊了幾天的若干概念[1].unlocked
標簽： ModelSimSE unlocked
上傳時間： 2013-11-19
上傳用戶：hphh
磁芯電感器的諧波失真分析 摘 要：簡述了改進鐵氧體軟磁材料比損耗系數(shù)和磁滯常數(shù)ηB，從而降低總諧波失真THD的歷史過程，分析了諸多因數(shù)對諧波測量的影響，提出了磁心性能的調(diào)控方向。 關(guān)鍵詞：比損耗系數(shù)， 磁滯常數(shù)ηB ，直流偏置特性DC-Bias，總諧波失真THD Analysis on THD of the fer rite co res u se d i n i nductancShi Yan Nanjing Finemag Technology Co. Ltd., Nanjing 210033 Abstract: Histrory of decreasing THD by improving the ratio loss coefficient and hysteresis constant of soft magnetic ferrite is briefly narrated. The effect of many factors which affect the harmonic wave testing is analysed. The way of improving the performance of ferrite cores is put forward. Key words: ratio loss coefficient，hysteresis constant，DC-Bias，THD 近年來，變壓器生產(chǎn)廠家和軟磁鐵氧體生產(chǎn)廠家，在電感器和變壓器產(chǎn)品的總諧波失真指標控制上，進行了深入的探討和廣泛的合作，逐步弄清了一些似是而非的問題。從工藝技術(shù)上采取了不少有效措施，促進了質(zhì)量問題的迅速解決。本文將就此熱門話題作一些粗淺探討。 一、 歷史回顧 總諧波失真（Total harmonic distortion） ，簡稱THD，并不是什么新的概念，早在幾十年前的載波通信技術(shù)中就已有嚴格要求<1>。1978年郵電部公布的標準YD/Z17－78“載波用鐵氧體罐形磁心”中，規(guī)定了高μQ材料制作的無中心柱配對罐形磁心詳細的測試電路和方法。如圖一電路所示，利用LC組成的150KHz低通濾波器在高電平輸入的情況下測量磁心產(chǎn)生的非線性失真。這種相對比較的實用方法，專用于無中心柱配對罐形磁心的諧波衰耗測試。 這種磁心主要用于載波電報、電話設備的遙測振蕩器和線路放大器系統(tǒng)，其非線性失真有很嚴格的要求。 圖中 ZD —— QF867 型阻容式載頻振蕩器，輸出阻抗 150Ω， Ld47 —— 47KHz 低通濾波器，阻抗 150Ω，阻帶衰耗大于61dB， Lg88 ——并聯(lián)高低通濾波器，阻抗 150Ω，三次諧波衰耗大于61dB Ld88 ——并聯(lián)高低通濾波器，阻抗 150Ω，三次諧波衰耗大于61dB FD —— 30～50KHz 放大器， 阻抗 150Ω， 增益不小于 43 dB，三次諧波衰耗b3(0)≥91 dB, DP —— Qp373 選頻電平表，輸入高阻抗， L ——被測無心罐形磁心及線圈， C ——聚苯乙烯薄膜電容器CMO-100V-707APF±0.5%,二只。 測量時，所配用線圈應用絲包銅電磁線SQJ9×0.12(JB661-75)在直徑為16.1mm的線架上繞制 120 匝， （線架為一格） ， 其空心電感值為 318μH（誤差1％） 被測磁心配對安裝好后，先調(diào)節(jié)振蕩器頻率為 36.6～40KHz， 使輸出電平值為+17.4 dB， 即選頻表在 22′端子測得的主波電平 （P2）為+17.4 dB，然后在33′端子處測得輸出的三次諧波電平（P3）， 則三次諧波衰耗值為：b3(+2)= P2+S+ P3 式中：S 為放大器增益dB 從以往的資料引證， 就可以發(fā)現(xiàn)諧波失真的測量是一項很精細的工作，其中測量系統(tǒng)的高、低通濾波器，信號源和放大器本身的三次諧波衰耗控制很嚴，阻抗必須匹配，薄膜電容器的非線性也有相應要求。濾波器的電感全由不帶任何磁介質(zhì)的大空心線圈繞成，以保證本身的“潔凈” ，不至于造成對磁心分選的誤判。 為了滿足多路通信整機的小型化和穩(wěn)定性要求， 必須生產(chǎn)低損耗高穩(wěn)定磁心。上世紀 70 年代初，1409 所和四機部、郵電部各廠，從工藝上改變了推板空氣窯燒結(jié)，出窯后經(jīng)真空罐冷卻的落后方式，改用真空爐，并控制燒結(jié)、冷卻氣氛。技術(shù)上采用共沉淀法攻關(guān)試制出了μQ乘積 60 萬和 100 萬的低損耗高穩(wěn)定材料，在此基礎(chǔ)上，還實現(xiàn)了高μ7000～10000材料的突破，從而大大縮短了與國外企業(yè)的技術(shù)差異。當時正處于通信技術(shù)由FDM（頻率劃分調(diào)制）向PCM（脈沖編碼調(diào)制） 轉(zhuǎn)換時期， 日本人明石雅夫發(fā)表了μQ乘積125 萬為 0.8×10 ，100KHz）的超優(yōu)鐵氧體材料<3>，其磁滯系數(shù)降為優(yōu)鐵
上傳時間： 2013-12-15
上傳用戶：天空說我在
半導體的產(chǎn)品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經(jīng)由銲線連接正極的腳。當LED通過正向電流時，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
冗余的概念(轉(zhuǎn)載)
標簽： 冗余
上傳時間： 2013-10-26
上傳用戶：mnacyf
電阻、電容、電感及其阻抗、容抗、感抗概念回顧
上傳時間： 2013-11-11
上傳用戶：klin3139
隨著USB技術(shù)日趨成熟，USB開發(fā)者只需要關(guān)注頂層開發(fā)即可，這樣雖然減少了工作量，但容易使開發(fā)者忽略USB基礎(chǔ)理論與概念，導致的弊端在于開發(fā)者一旦遇到問題，往往不知如何解決。作者基于多年USB開發(fā)經(jīng)驗，針對當前很多USB開發(fā)者容易混淆的概念，進行深入淺出的剖析，針對枚舉和重枚舉的區(qū)別、不同啟動方式的區(qū)別等問題，進行了歸納總結(jié)。本文從對比的角度分析問題，有助于開發(fā)者理清USB的工作機理。
標簽： USB
上傳時間： 2013-10-26
上傳用戶：zaocan888
pcie基本概念及其工作原理介紹：PCI Express®（或稱PCIe®），是一項高性能、高帶寬，此標準由互連外圍設備專業(yè)組（PCI-SIG）制 訂，用于替代PCI、PCI Extended (PCI-X)等基于總線的通訊體系架構(gòu)以及圖形加速端口（AGP）。 轉(zhuǎn)向PCIe主要是為了實現(xiàn)顯著增強系統(tǒng)吞吐量、擴容性和靈活性的目標，同時還要降低制造成本，而這 些都是基于總線的傳統(tǒng)互連標準所達不到的。PCI Express標準在設計時著眼于未來，并且能夠繼續(xù)演 進，從而為系統(tǒng)提供更大的吞吐量。第一代PCIe規(guī)定的吞吐量是每秒2.5千兆比特（Gbps），第二代規(guī) 定的吞吐量是5.0 Gbps，而最近公布PCIe 3.0標準已經(jīng)支持8.0 Gbps的吞吐量。在PCIe標準繼續(xù)充分利 用最新技術(shù)來提供不斷加大的吞吐量的同時，采用分層協(xié)議也便于PCI向PCIe的演進，并保持了與現(xiàn)有 PCI應用的驅(qū)動程序軟件兼容性。 雖然最初的目標是計算機擴展卡以及圖形卡，但PCIe目前也廣泛適用于涵蓋更廣的應用門類，包括網(wǎng)絡 組建、通信、存儲、工業(yè)電子設備和消費類電子產(chǎn)品。 本白皮書的目的在于幫助讀者進一步了解PCI Express以及成功PCIe成功應用。 PCI Express基本工作原理 拓撲結(jié)構(gòu) 本節(jié)介紹了PCIe協(xié)議的基本工作原理以及當今系統(tǒng)中實現(xiàn)和支持PCIe協(xié)議所需要的各個組成部分。本節(jié) 的目標在于提供PCIe的相關(guān)工作知識，并未涉及到PCIe協(xié)議的具體復雜性。 PCIe的優(yōu)勢就在于降低了復雜度所帶來的成本。PCIe屬于一種基于數(shù)據(jù)包的串行連接協(xié)議，它的復雜度 估計在PCI并行總線的10倍以上。之所以有這樣的復雜度，部分是由于對以千兆級的速度進行并行至串 行的數(shù)據(jù)轉(zhuǎn)換的需要，部分是由于向基于數(shù)據(jù)包實現(xiàn)方案的轉(zhuǎn)移。 PCIe保留了PCI的基本載入-存儲體系架構(gòu)，包括支持以前由PCI-X標準加入的分割事務處理特性。此 外，PCIe引入了一系列低階消息傳遞基元來管理鏈路（例如鏈路級流量控制），以仿真?zhèn)鹘y(tǒng)并行總線的 邊帶信號，并用于提供更高水平的健壯性和功能性。此規(guī)格定義了許多既支持當今需要又支持未來擴展 的特性，同時還保持了與PCI軟件驅(qū)動程序的兼容性。PCI Express的先進特性包括：自主功率管理； 先進錯誤報告；通過端對端循環(huán)冗余校驗（ECRC）實現(xiàn)的端對端可靠性，支持熱插拔；以及服務質(zhì)量（QoS）流量分級。
上傳時間： 2013-11-29
上傳用戶：zw380105939
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
