<button id="uokkk"></button> <strike id="uokkk"></strike>
一款可視化的MD5軟件，歡迎愛好密碼學(xué)的朋友下載
上傳時(shí)間： 2013-12-18
上傳用戶：lingzhichao
一款可視化的橢圓曲線Elgmal密碼算法
標(biāo)簽： Elgmal 可視化 橢圓曲線 密碼算法
上傳時(shí)間： 2013-11-26
上傳用戶：hzy5825468
包含一些大眾化的數(shù)學(xué)題目，比如說buffon丟針問題、dijkstra的三色旗問題、找零錢問題、背包問題、無限位數(shù)的整數(shù)運(yùn)算、最短路徑問題...
標(biāo)簽：
上傳時(shí)間： 2014-01-05
上傳用戶：athjac
該程序描述了離散化的PID控制方法如何編程。通過改變kp,ki,kd參數(shù)實(shí)現(xiàn)控制器的調(diào)節(jié)。
上傳時(shí)間： 2013-12-24
上傳用戶：lgnf
學(xué)生管理信息系統(tǒng) 采用結(jié)構(gòu)化的系統(tǒng)開發(fā)方法，應(yīng)用具體的計(jì)算機(jī)語(yǔ)言（如PowerBuilder、Delphi）和數(shù)據(jù)庫(kù)（SQL、Access）等技術(shù)
標(biāo)簽： 管理信息系統(tǒng) 系統(tǒng)開發(fā)
上傳時(shí)間： 2013-12-17
上傳用戶：koulian
文檔中是關(guān)于數(shù)據(jù)歸一化的處理說明和程序簡(jiǎn)介
標(biāo)簽： 文檔 數(shù)據(jù) 程序
上傳時(shí)間： 2017-09-27
上傳用戶：wang0123456789
?CAN BUS: Controller area network(ISO-11898) 是起緣於80年代，由國(guó)際標(biāo)準(zhǔn)化組織(ISO)所 發(fā)佈，是一種應(yīng)用於極嚴(yán)苛環(huán)境下的傳輸匯流排
標(biāo)簽： CAN
上傳時(shí)間： 2016-11-24
上傳用戶：test1111
一個(gè)可完成訂制化的SPI雙向總線接口.適合新手學(xué)習(xí)參考
上傳時(shí)間： 2022-04-24
上傳用戶：
軟件無線電(Software Radio)具有高度靈活性、開放性，很容易實(shí)現(xiàn)與現(xiàn)有和未來多種電臺(tái)的兼容，能最大限度的滿足了互聯(lián)互通的要求。而基于多相濾波器組的信道化軟件無線電接收技術(shù)以其固有的全概率接收、降采樣速率以及其大幅提高運(yùn)算速率的能力越來越受到重視。本文主要研究了基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的軟件無線電信道化中頻接收技術(shù)設(shè)計(jì)與實(shí)現(xiàn)。 首先介紹了軟件無線電的基本概念以及其發(fā)展?fàn)顩r，深入討論了軟件無線電的基本理論，主要介紹了設(shè)計(jì)中所用到的帶通采樣技術(shù)、信號(hào)的抽取技術(shù)與多相濾波技術(shù)。 然后簡(jiǎn)要介紹了信道化中頻接收機(jī)的射頻(Radio Frequency，RF)前端接收技術(shù)，設(shè)置寬中頻超外差接收機(jī)射頻前端的設(shè)計(jì)指標(biāo)，給出了改進(jìn)的實(shí)信號(hào)濾波器組低通型實(shí)現(xiàn)結(jié)構(gòu)，并依此推導(dǎo)和建立了實(shí)信號(hào)多相濾波器組信道化中頻接收機(jī)的數(shù)學(xué)模型。 最后基于EP1S80開發(fā)平臺(tái)實(shí)現(xiàn)了實(shí)信號(hào)多相濾波器組信道化的中頻接收機(jī)。給出了多相濾波器、抽取運(yùn)算、FFT運(yùn)算、信道劃分以及復(fù)乘運(yùn)算的設(shè)計(jì)方案。仿真結(jié)果表明，該接收機(jī)能夠?qū)崿F(xiàn)對(duì)中頻信號(hào)的正確接收，驗(yàn)證了系統(tǒng)設(shè)計(jì)的可行性。
上傳時(shí)間： 2013-05-24
上傳用戶：wyaqy
本文以某型號(hào)接收機(jī)的應(yīng)用為背景，主要論述了如何實(shí)現(xiàn)基于FPGA的參數(shù)化的Viterbi譯碼器的知識(shí)產(chǎn)權(quán)(IP)核。文中詳細(xì)論述了譯碼器的內(nèi)部結(jié)構(gòu)、VerilogHDL(硬件描述語(yǔ)言)實(shí)現(xiàn)、仿真測(cè)試等。這些可變的參數(shù)包括：碼型、ACS(加比選)單元的數(shù)目、軟判決比特?cái)?shù)、回溯深度等。用戶可以根據(jù)自己的需要設(shè)置不同的參數(shù)由開發(fā)工具生成不同的譯碼器用于不同的系統(tǒng)。 本文的創(chuàng)新之處在于,針對(duì)FPGA的內(nèi)部結(jié)構(gòu)提出了一種新的累加度量RAM的組織形式，大大節(jié)省了嵌入式RAM塊；提出了一種新的累加度量值的歸一化辦法；此外還給出了用Matlab建模得到軟判決信息輔助仿真工具進(jìn)行電路仿真的方法，大大提高了仿真的速度。 所設(shè)計(jì)的(2，1，7)連續(xù)型5比特軟判決譯碼器已經(jīng)應(yīng)用于某型號(hào)接收機(jī)，經(jīng)受了實(shí)際應(yīng)用的考驗(yàn)產(chǎn)生了巨大的經(jīng)濟(jì)效益。
標(biāo)簽： Viterbi FPGA 參數(shù) 譯碼器
上傳時(shí)間： 2013-04-24
上傳用戶：waizhang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="uecqg"></strike>