<pre id="k8ukw"></pre>
<bdo id="k8ukw"></bdo>
AVR單片機(jī)的優(yōu)化RC6 加密算法（速度快，其優(yōu)化思想絕對值得學(xué)習(xí)） 在有128bytes RAM 的AVR單片機(jī)上執(zhí)行 rc6 16/10/8(16 bit/10 rounds/8 bytes keys) * 對多數(shù)代碼進(jìn)行了 C 語言優(yōu)化，對數(shù)據(jù)相關(guān)循環(huán)移位，模乘等用ASM優(yōu)化 * 在4MHz無乘法器的AVR上得到平均 1172 Bytes/s的加解密速度。 * 編譯器: AVR-G
標(biāo)簽： AVR RC6 單片機(jī) 加密算法
上傳時(shí)間： 2013-12-18
上傳用戶：阿四AIR
cpu設(shè)計(jì)中關(guān)于加法器，乘法器，除法器設(shè)計(jì)的ppt，希望對硬件學(xué)習(xí)的人有幫助
上傳時(shí)間： 2016-02-09
上傳用戶：671145514
[VHDL經(jīng)典設(shè)計(jì)26例]--在xilinx芯片上調(diào)試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內(nèi)部三態(tài)總線][8--含清零和同步時(shí)鐘使能的4位加法計(jì)數(shù)器][9--數(shù)控分頻器][10--4位十進(jìn)制頻率計(jì)][11--譯碼掃描顯示電路][12--用狀態(tài)機(jī)實(shí)現(xiàn)序列檢測器的設(shè)計(jì)][13--用狀態(tài)機(jī)對ADC0832電路控制實(shí)現(xiàn)SIN函數(shù)發(fā)生器][14--用狀態(tài)機(jī)實(shí)現(xiàn)ADC0809的采樣電路設(shè)計(jì)][15--DMA方式A/D采樣控制電路設(shè)計(jì)][16--硬件電子琴][17--樂曲自動(dòng)演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA圖像顯示控制器(彩條)][21--VGA圖像顯示控制器][22--等精度頻率計(jì)][23--模擬波形發(fā)生器][24--模擬示波器][25--通用異步收發(fā)器(UART)][26--8位CPU設(shè)計(jì)(COP2000)]
上傳時(shí)間： 2014-09-06
上傳用戶：han_zh
1.1 數(shù)字信號處理技術(shù)概述 1.2 FPGA技術(shù) 1.2.1 按顆粒度分類 1.2.2 按技術(shù)分類 1.2.3 FPL的基準(zhǔn) 1.3 DSP的技術(shù)要求 1.4 設(shè)計(jì)實(shí)現(xiàn) 1.4.1 FPGA的結(jié)構(gòu) 1.4.2 Altera EP4CE115F29C7 1.4.3 案例研究：頻率合成器 1.4.4 用知識產(chǎn)權(quán)內(nèi)核進(jìn)行設(shè)計(jì) 1.5 練習(xí)第2章 計(jì)算機(jī)算法 2.1 計(jì)算機(jī)算法概述 2.2 數(shù)字表示法 2.2.1 定點(diǎn)數(shù) 2.2.2 非傳統(tǒng)定點(diǎn)數(shù) 2.2.3 浮點(diǎn)數(shù) 2.3 二進(jìn)制加法器 2.3.1 流水線加法器 2.3.2 模加法器 2.4 二進(jìn)制乘法器 2.5 二進(jìn)制除法器 2.5.1 線性收斂的除法算法 2.5.2 快速除法器的設(shè)計(jì) 2.5.3 陣列除法器 2.6 定點(diǎn)算法的實(shí)現(xiàn) 2.7 浮點(diǎn)算法的實(shí)現(xiàn) 2.7.1 定點(diǎn)數(shù)到浮點(diǎn)數(shù)的格式轉(zhuǎn)換 2.7.2 浮點(diǎn)數(shù)到定點(diǎn)數(shù)的格式轉(zhuǎn)換 2.7.3 浮點(diǎn)數(shù)乘法 2.7.4 浮點(diǎn)數(shù)加法 2.7.5 浮點(diǎn)數(shù)除法 2.7.6 浮點(diǎn)數(shù)倒數(shù) 2.7.7 浮點(diǎn)操作集成 2.7.8 浮點(diǎn)數(shù)合成結(jié)果 2.8 MAC與SOP 2.8.1 分布式算法基礎(chǔ) 2.8.2 有符號的DA系統(tǒng) 2.8.3 改進(jìn)的DA解決方案 2.9 利用CORDIC計(jì)算特殊函數(shù) 2.10 用MAC調(diào)用計(jì)算特殊函數(shù) 2.10.1 切比雪夫逼近 2.10.2 三角函數(shù)的逼近 2.10.3 指數(shù)函數(shù)和對數(shù)函數(shù)的逼近 2.10.4 平方根函數(shù)的逼近 2.11 快速幅度逼近 練習(xí)第3章 FIR數(shù)字濾波器 3.1 數(shù)字濾波器概述 3.2 FIR理論 3.2.1 具有轉(zhuǎn)置結(jié)構(gòu)的FIR濾波器 3.2.2 FIR濾波器的對稱性……第4章 IIR數(shù)字濾波器第5章 多級信號處理第6章 傅立葉變換第7章 通信系統(tǒng)第8章 自適應(yīng)系統(tǒng)第9章 微處理器設(shè)計(jì)**0章 圖像和視頻處理
標(biāo)簽： fpga 數(shù)字信號處理
上傳時(shí)間： 2022-06-11
上傳用戶：
CPU:MSP430系列單片機(jī)的CPU和通用微處理器基本相同，只是在設(shè)計(jì)上采用了面向控制的結(jié)構(gòu)和指令系統(tǒng)。MSP430的內(nèi)核CPU結(jié)構(gòu)是按照精簡指令集和高透明的宗旨而設(shè)計(jì)的，使用的指令有硬件執(zhí)行的內(nèi)核指令和基于現(xiàn)有硬件結(jié)構(gòu)的仿真指令。這樣可以提高指令執(zhí)行速度和效率，增強(qiáng)了MSP430的實(shí)時(shí)處理能力。存儲器：存儲程序、數(shù)據(jù)以及外圍模塊的運(yùn)行控制信息。有程序存儲器和數(shù)據(jù)存儲器。對程序存儲器訪問總是以字形式取得代碼，而對數(shù)據(jù)可以用字或字節(jié)方式訪問。其中MSP430各系列單片機(jī)的程序存儲器有ROM、OTP、EPROM和FLASH型。外圍模塊：經(jīng)過MAB、MDB、中斷服務(wù)及請求線與CPU相連。MSP430不同系列產(chǎn)品所包含外圍模塊的種類及數(shù)目可能不同。它們分別是以下一些外圍模塊的組合：時(shí)鐘模塊、看門狗、定時(shí)器A、定時(shí)器B、比較器A、串口0、1、硬件乘法器、液晶驅(qū)動(dòng)器、模數(shù)轉(zhuǎn)換、數(shù)模轉(zhuǎn)換、端口、基本定時(shí)器、DMA控制器等。
上傳時(shí)間： 2022-07-28
上傳用戶：slq1234567890
臺灣成功大學(xué)的關(guān)于無人機(jī)自動(dòng)駕駛控制的論文集(1) 這包共4篇，分別為： 無人飛機(jī)速度控制器設(shè)計(jì)與實(shí)現(xiàn) 無人飛行船自主性控制設(shè)計(jì)與實(shí)現(xiàn) 無人飛行載具導(dǎo)引飛控整合自動(dòng)駕駛儀參數(shù)選取之研究 無人飛行載具導(dǎo)引飛控之軟體與硬體模擬
標(biāo)簽： lunwen
上傳時(shí)間： 2013-08-03
上傳用戶：luominghua
常用模擬集成電路，主要介紹運(yùn)放、乘法器、有源濾波器、開關(guān)電容濾波等。
標(biāo)簽： 模擬集成電路 應(yīng)用手冊
上傳時(shí)間： 2013-05-17
上傳用戶：1966640071
書名:數(shù)字邏輯電路的ASIC設(shè)計(jì)/實(shí)用電子電路設(shè)計(jì)叢書 作者:（日）小林芳直 著，蔣民 譯，趙寶瑛 校 出版社：科學(xué)出版社 原價(jià)：30.00 出版日期：2004-9-1 ISBN：9787030133960 字?jǐn)?shù)：348000 頁數(shù)：293 印次： 版次：1 紙張：膠版紙 開本： 商品標(biāo)識：8901735 編輯推薦 -------------------------------------------------------------------------------- 內(nèi)容提要 -------------------------------------------------------------------------------- 本書是“實(shí)用電子電路設(shè)計(jì)叢書”之一。本書以實(shí)現(xiàn)高速高可靠性的數(shù)字系統(tǒng)設(shè)計(jì)為目標(biāo)，以完全同步式電路為基礎(chǔ)，從技術(shù)實(shí)現(xiàn)的角度介紹ASIC邏輯電路設(shè)計(jì)技術(shù)。內(nèi)容包括：邏輯門電路、邏輯壓縮、組合電路、Johnson計(jì)數(shù)器、定序器設(shè)計(jì)及應(yīng)用等，并介紹了實(shí)現(xiàn)最佳設(shè)計(jì)的各種工程設(shè)計(jì)方法。 本書可供信息工程、電子工程、微電子技術(shù)、計(jì)算技術(shù)、控制工程等領(lǐng)域的高等院校師生及工程技術(shù)人員、研制開發(fā)人員學(xué)習(xí)參考。 目錄 -------------------------------------------------------------------------------- 第1章 ASIC=同步式設(shè)計(jì)=更高可靠性設(shè)計(jì)方法的實(shí)現(xiàn) 1.1 面向高性能系統(tǒng)的設(shè)計(jì) 1.2 同步電路的不足 1.3 同步電路設(shè)計(jì) 1.4 ASIC機(jī)能設(shè)計(jì)方法有待思考的地方 第2章 邏輯門電路詳解 2.1 邏輯門電路的最基本的知識 2.2 加法電路及其構(gòu)成方法 2.3 其他輸入信號為３位的邏輯單元 2.4 復(fù)合邏輯門電路的調(diào)整 第3章 邏輯壓縮與奎恩·麥克拉斯基法 3.1 除去玻色項(xiàng)的方法 3.2 奎恩·麥克拉斯基法 第4章 組合電路設(shè)計(jì) 4.1 選擇器、解碼器、編碼器 4.2 比較和運(yùn)算電路的設(shè)計(jì) 第5章 計(jì)數(shù)器電路的設(shè)計(jì) 5.1 計(jì)數(shù)器設(shè)計(jì)的基礎(chǔ) 5.2 各種各樣的計(jì)數(shù)器設(shè)計(jì) 5.3 LFSR(M系列發(fā)生器)的設(shè)計(jì) 第6章 江遜計(jì)數(shù)器 6.1 設(shè)計(jì)高可靠性的江遜計(jì)數(shù)器 6.2 沖刷順序的組成 第7章 定序器設(shè)計(jì) 7.1 定序器電路設(shè)計(jì)的基礎(chǔ)知識 7.2 把江遜計(jì)數(shù)器制作成狀態(tài)機(jī) 7.3 一比特?zé)嵛粻顟B(tài)機(jī)與江遜狀態(tài)機(jī) 7.4 跳躍動(dòng)作的設(shè)計(jì) 第8章 定序器的高可靠化技術(shù) 8.1 高可靠性定序器概述 8.2 關(guān)注高可靠性江遜狀態(tài)機(jī) 第9章 定序器的應(yīng)用設(shè)計(jì) 9.1 軟件處理與硬件處理 9.2 自動(dòng)扶梯的設(shè)計(jì) 9.3 信號機(jī)的設(shè)計(jì) 9.4 數(shù)碼存錢箱的設(shè)計(jì) 9.5 數(shù)字鎖相環(huán)的設(shè)計(jì) 第10章 實(shí)現(xiàn)最佳設(shè)計(jì)的方法 10.1 如何杜絕運(yùn)行錯(cuò)誤的產(chǎn)生 10.2 16位乘法器的電路整定 10.3 冒泡分類器（bubble sorter）的電路設(shè)定 參考文獻(xiàn)
標(biāo)簽： ASIC 數(shù)字邏輯電路
上傳時(shí)間： 2013-06-15
上傳用戶：龍飛艇
數(shù)字圖像通信的最廣泛的應(yīng)用就是數(shù)字電視廣播系統(tǒng)，與以往的模擬電視業(yè)務(wù)相比，數(shù)字電視在節(jié)省頻譜資源、提高節(jié)目質(zhì)量方面帶來了一場新的革命，而與此對應(yīng)的DVB（Digital Video Broadcasting）標(biāo)準(zhǔn)的建立更是加速了數(shù)字電視廣播系統(tǒng)的大規(guī)模應(yīng)用。DVB標(biāo)準(zhǔn)選定MPEG—2標(biāo)準(zhǔn)作為音頻及視頻的編碼壓縮方式，隨后對MPEG—2碼流進(jìn)行打包形成TS流（transport stream），進(jìn)行多個(gè)傳輸流復(fù)用，最后通過不同媒介進(jìn)行傳輸。在DVB標(biāo)準(zhǔn)的傳輸系統(tǒng)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敚瑸榱吮Ｕ蠄D像質(zhì)量，使數(shù)字節(jié)目在傳輸過程中避免出現(xiàn)因受到各種信道噪聲干擾而出現(xiàn)失真的現(xiàn)象，都采用了信道編碼的方式來保護(hù)傳輸數(shù)據(jù)。信道編碼是數(shù)字通信系統(tǒng)中一個(gè)必需的、重要的環(huán)節(jié)。 信道編碼設(shè)計(jì)方案的優(yōu)劣決定了DVB系統(tǒng)的成功與否，本文重點(diǎn)研究了DVB系統(tǒng)中的信道編碼算法及其FPGA實(shí)現(xiàn)方案，主要進(jìn)行了如下幾項(xiàng)工作： 1）介紹了DVB系統(tǒng)信道編碼的基本概念及特點(diǎn)，深入研究了DVB標(biāo)準(zhǔn)中信道編碼部分的關(guān)鍵技術(shù)，并針對每個(gè)信道編碼模塊進(jìn)行工作原理分析、算法分析。 2）根據(jù)DVB信道編碼的特點(diǎn)，重點(diǎn)對信道編碼中四個(gè)模塊，包括擾碼、RS編碼、卷積交織編碼和卷積編碼的FPGA硬件實(shí)現(xiàn)算法進(jìn)行了比較詳細(xì)的分析，并闡述了每個(gè)模塊及QPSK調(diào)制的設(shè)計(jì)方案及實(shí)現(xiàn)模塊功能的程序流程。 3）在RS（204，188）編碼過程中，利用有限域常數(shù)乘法器的特點(diǎn)，對編碼器進(jìn)行了優(yōu)化，在很大程度上提高了編碼效率，卷積交織器部分采用RAM移位法，實(shí)現(xiàn)起來更為簡單且節(jié)省了FPGA器件內(nèi)部資源。 4）設(shè)計(jì)以Altera公司的QuartusⅡ?yàn)殚_發(fā)平臺，利用FPGA芯片EP1C6Q240C8完成了信道編碼各模塊及QPSK調(diào)制的硬件實(shí)現(xiàn)，通過Verilog HDL描述和時(shí)序仿真來驗(yàn)證算法的可行性，并給出系統(tǒng)設(shè)計(jì)中減少毛刺的方法，使系統(tǒng)更為穩(wěn)定。最終的系統(tǒng)仿真結(jié)果表明該系統(tǒng)工作穩(wěn)定，達(dá)到了DVB系統(tǒng)信道編碼設(shè)計(jì)的要求。
上傳時(shí)間： 2013-06-26
上傳用戶：allen-zhao123
近年來，語音識別研究大部分集中在算法設(shè)計(jì)和改進(jìn)等方面，而隨著半導(dǎo)體技術(shù)的高速發(fā)展，集成電路規(guī)模的不斷增大與各種研發(fā)技術(shù)水平的不斷提高，新的硬件平臺的推出，語音識別實(shí)現(xiàn)平臺有了更多的選擇。語音識別技術(shù)在與DSP、FPGA、ASIC等器件為平臺的嵌入式系統(tǒng)結(jié)合后，逐漸向?qū)嵱没?、小型化方向發(fā)展。 本課題通過對現(xiàn)有各種語音特征參數(shù)與孤立詞語音識別模型進(jìn)行研究的基礎(chǔ)上，重點(diǎn)探索基于動(dòng)態(tài)時(shí)間規(guī)整算法的DTW模型在孤立詞語音識別領(lǐng)域的應(yīng)用，并結(jié)合基于FPGA的SOPC系統(tǒng)，在嵌入式平臺上實(shí)現(xiàn)具有較好精度與速度的孤立詞語音識別系統(tǒng)。 本系統(tǒng)整體設(shè)計(jì)基于DE2開發(fā)平臺,采用基于Nios II的SOPC技術(shù)。采用這種解決方案的優(yōu)點(diǎn)是實(shí)現(xiàn)了片上系統(tǒng)，減少了系統(tǒng)的物理體積和總體功耗；同時(shí)系統(tǒng)控制核心都在FPGA內(nèi)部實(shí)現(xiàn)，可以極為方便地更新和升級系統(tǒng)，大大地提高了系統(tǒng)的通用性和可維護(hù)性。 此外，由于本系統(tǒng)需要大量的高速數(shù)據(jù)運(yùn)算，在設(shè)計(jì)中作者充分利用了Cyclone II芯片的豐富的硬件乘法器，實(shí)現(xiàn)了語音信號的端點(diǎn)檢測模塊，F(xiàn)FT快速傅立葉變換模塊，DCT離散余弦變換模塊等硬件設(shè)計(jì)模塊。為了提高系統(tǒng)的整體性能，作者充分利用了FPGA的高速并行的優(yōu)勢，以及配套開發(fā)環(huán)境中的Avalon總線自定義硬件外設(shè)，使系統(tǒng)處理數(shù)字信號的能力大大提高，其性能優(yōu)于傳統(tǒng)的微控制器和普通DSP芯片。 本論文主要包含了以下幾個(gè)方面： （1）結(jié)合ALTERA CYCLONE II芯片的特點(diǎn)，確定了基于FPGA語音識別系統(tǒng)的總體設(shè)計(jì)，在此基礎(chǔ)上進(jìn)行了系統(tǒng)的軟硬件的選擇和設(shè)計(jì)。 （2）自主設(shè)計(jì)了純硬件描述語言的驅(qū)動(dòng)電路設(shè)計(jì)，完成了高速語音采集的工作，并且對存儲數(shù)據(jù)芯片SRAM中的原始語音數(shù)據(jù)進(jìn)行提取導(dǎo)入MATLAB平臺測試數(shù)據(jù)的正確性。整個(gè)程序測試的方式對系統(tǒng)的模塊測試起到重要的作用。 （3）完成高速定點(diǎn)256點(diǎn)的FFT模塊的設(shè)計(jì)，此模塊是系統(tǒng)成敗的關(guān)鍵，實(shí)現(xiàn)高速實(shí)時(shí)的運(yùn)算。 （4）結(jié)合SOPC的特性，設(shè)計(jì)了人機(jī)友好接口，如LCD顯示屏的提示反饋信息等等，以及利用ALTERA提供的一些驅(qū)動(dòng)接口設(shè)計(jì)完成用戶定制的系統(tǒng)。 （5）進(jìn)行了整體系統(tǒng)測試，系統(tǒng)可以較穩(wěn)定地實(shí)現(xiàn)實(shí)時(shí)處理的目的，具有一定的市場潛在價(jià)值。
標(biāo)簽： FPGA 語音識別 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-05-23
上傳用戶：ABCD_ABCD
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
