<dl id="uooko"></dl>
各種電子器件管腳圖,THD-1型數字電路實驗箱簡介,門電路及參數測試,半加器、全加器,數據選擇器,數碼比較器,譯碼器和數碼顯示器,鎖存器和觸發器,中規模計數器,雙向移位寄存器,三態門和數據總線,半導體存儲器,多諧振蕩器,單穩態觸發器,CMOS門電路及集成施密特觸發器,集成數模轉換器(DAC),逐次漸進型模數轉換器(ADC)
上傳時間： 2013-12-19
上傳用戶：heart520beat
分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先這種方法可以節省鎖相環資源，再者，這種方式只消耗不多的邏輯單元就可以達到對時鐘操作的目的。 偶數倍分頻：偶數倍分頻應該是大家都比較熟悉的分頻，通過計數器計數是完全可以實現的。如進行N倍偶數分頻，那么可以通過由待分頻的時鐘觸發計數器計數，當計數器從0計數到N/2-1時，輸出時鐘進行翻轉，并給計數器一個復位信號，使得下一個時鐘從零開始計數。以此循環下去。這種方法可以實現任意的偶數分頻。
上傳時間： 2016-06-14
上傳用戶：wpwpwlxwlx
首先介紹一種新型的多通道高分辨率AD7656型模，數轉換器的功能和性能，詳細描述它在并行接口模式下的工作方式和原理。然后介紹AD7656在信號采集系統中的應用，給出設計方案和 電路。
上傳時間： 2016-06-15
上傳用戶：曹云鵬
定時器程序 采用89c2051 2001.10 ****************** ****************** 偽定義 ****************** SL EQU 30H SL存放秒的個位數 SH EQU 31H SH存放秒的十位數 ML EQU 32H ML存放分的個位數 MH EQU 33H MH存放分的十位數 HL EQU 34H HL存放時的個位數 HH EQU 35H HH存放時的十位數
上傳時間： 2014-01-04
上傳用戶：qq1604324866
七號信令解碼器，N多人多年心血，奉獻給需要的人，有問題請email:leafboyman@tom.com
上傳時間： 2016-08-02
上傳用戶：love_stanford
利用溫度采集器，數模轉換芯片和8255實現溫度數據采集
標簽： 溫度采集器
上傳時間： 2014-06-07
上傳用戶：hebmuljb
CS1150中文用戶手冊：CS1150是低功耗模數轉換芯片。有效分辨率17位，輸出24位 數據。工作電壓2.7V~5.5V、集成50Hz、60Hz陷波、128倍增益放大器、參考電壓為 0.1V～5V、集成SPI接口。可以廣泛使用在工業控制、量重、液體/氣體化學分析、 血液分析、智能發送器、便攜測量儀器領域。 目 錄： 1 CS1150功能說明. 1.1 CS1150主要功能特性. 1.2 應用場合. 1.3 功能描述. 2 芯片絕對最大極限值. 2.1 CS1150數字邏輯特性. 2.2 CS1150的管腳和封裝. 2.3 CS1150時序. 3 CS1150功能模塊描述. 3.1.可選增益放大器. 3.2.調制器. 3.3 外接參考電壓. 3.4 時鐘單元. 3.5 數字濾波器. 3.6 串行總線接口. 3.6.1 片選信號. 3.6.2 串行時鐘. 3.6.3 數據輸入輸出. 4 CS1150的封裝. 圖 清 單： 圖1 CS1150原理框圖、特性說明. 圖2 CS1150管腳圖. 圖3 CS1150時序圖. 圖4 外部晶振連接圖. 表 清 單： 表1 CS1150極限值. 表2 CS1150數字邏輯特性. 表3 CS1150管腳描述. 表4 AVDD=5V時CS1150電氣特性. 表5 CS1150時序表. 表6 調制器采樣頻率表.
上傳時間： 2016-08-28
上傳用戶：linlin
、本實戰的目的是讓大家熟悉ADC模塊的功能以及AD轉換的方法 2、項目實現的功能：從芯片RA0輸入一個可以隨時變化的模擬量（通過調節DEMO板VR1實現） 則單片機就能夠及時地把該模擬量進行模/數轉換，并用LED顯示出來，我們可以看到轉換結果 會隨模擬量的變化而變化，從而以讓我們了解片內ADC模塊的工作情況。 3、本例的軟件設計思路：利用單片機片內硬件資源TMR0和預分頻器，為ADC提供定時啟動信號。但是 沒有利用其中斷功能，而是采用了軟件查詢方式，轉換結果采用了右對齊方式， A/D轉換的時鐘源選用了系統周期的8倍，本例對于ADC的電壓基準要求不高， 我們就選用了電源電壓VDD和VSS作為基準電壓， 4、對于A/D轉換過程是否完成也沒有利用ADC模塊的中斷功能，而是以軟件方式查詢其中啟動位GO是否為0。本例中選用的模擬通道為AN0。
上傳時間： 2014-01-17
上傳用戶：離殤
HCS08例程：本程序是TIMER模模塊的例程，所用資源為單片機模定時器MTIM，所接器件為LED燈，其中D2與PTA0，D3與PTA1相連接！
上傳時間： 2013-12-27
上傳用戶：lx9076
本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設 計，包括偶數分頻、非 50％占空比和 50％占空比的奇數分頻、半整數 （N+0.5）分頻、小數分頻、分數分頻以及積分分頻。所有實現均可 通過 Synplify Pro 或 FPGA 生產廠商的綜合器進行綜合，形成可使 用的電路，并在 ModelSim 上進行驗證。
上傳時間： 2013-12-15
上傳用戶：從此走出陰霾
