QuartusII中利用免費IP核的設計 作者：雷達室 以設計雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創建新工程，出現圖示對話框，點擊Next；
標簽： Quartus RAM IP核 雙端口
上傳時間： 2014-12-28
上傳用戶：fghygef
基于FPGA的GPIB接口IP核的研究與設計
標簽： FPGA GPIB 接口 IP核
上傳時間： 2013-11-04
上傳用戶：bensonlly
ISE新建工程及使用IP核步驟詳解
標簽： ISE IP核 工程
上傳時間： 2013-11-18
上傳用戶：peterli123456
ISE_IP核創建教程及DDR3_ip核使用注意事項
標簽： ISE_IP DDR ip 教程
上傳時間： 2013-11-11
上傳用戶：lmeeworm
支持40 GbE、100 GbE和Interlaken的高密度硬核MLD/PCS模塊，從而提高系統集成度。 寬帶數據緩沖，提供1,600-Mbps外部存儲器接口。 數據包處理和流量管理功能的高效實現。 更高的系統性能，同時保持功耗和成本預算不變。
標簽： Altera FPGA 100 GbE
上傳時間： 2013-11-23
上傳用戶：asdgfsdfht
NiosII軟核處理器是Altera公司開發，基于FPGA操作平臺使用的一款高速處理器，為了適應高速運動圖像采集，提出了一種基于NiosII軟核處理的步進電機接口設計，使用verilog HDL語言完成該接口設計，最后通過QuartusII軟件，給出了實驗仿真結果。
標簽： NiosII 軟核處理器 步進電機 接口設計
上傳用戶：jiwy
以Altera公司的Quartus Ⅱ 7.2作為開發工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核Nios II，構成可編程片上系統（SOPC），利用極少的硬件資源實現了可重構信號源。該系統基本功能都在FPGA芯片內完成，利用 SOPC技術，在一片 FPGA 芯片上實現了整個信號源的硬件開發平臺，達到既簡化電路設計、又提高系統穩定性和可靠性的目的。
標簽： FPGA DDS IP核 設計方案
上傳時間： 2013-11-06
上傳用戶：songkun
介紹了網絡控制系統的基本概念，利用Matlab建立了一個網絡控制系統仿真平臺，實現了對網絡控制系統的實時仿真，并重點對控制器的算法進行了研究，給出了模糊PID控制器與PID控制器的仿真結果對比。結果證明，模糊PID可以很好地應用于網絡控制。
標簽： Matlab 網絡控制系統 模糊控制 應用研究
上傳時間： 2013-10-20
上傳用戶：langliuer
針對實際應用中電子戰設備對雷達信號分選的實時性要求，在分析了序列差直方圖算法和多核DSP任務并行模式的基礎上，設計了基于TMS320C6678的八核DSP雷達信號分選電路，對密集的雷達信號進行分選。實驗結果表明：該電路可對常規雷達信號實現快速分選，并且分選效果良好，系統可靠性高。
標簽： SDIF DSP 多核 雷達信號分選
上傳時間： 2013-10-16
上傳用戶：攏共湖塘
針對彈藥輸送車載供彈系統故障的復雜性、多樣性故障難以診斷的問題，提出了一種基于模糊神經網絡彈藥輸送車載供彈系統故障診斷方法。該方法運用模糊神經網絡理論基礎和優點，通過對彈藥輸送車載供彈系統的故障分析，構建了彈藥輸送車載供彈系統故障診斷模型，并運用MATLAB語言編程進行仿真。仿真結果表明該方法不僅提高系統的診斷容錯能力和準確率，而且還為彈藥輸送車載供彈系統的精密故障診斷提供了有效的方法，具有廣泛的軍事應用前景。
標簽： 模糊神經網絡 故障診斷 車載
上傳用戶：sclyutian
蟲蟲下載站版權所有 京ICP備2021023401號-1
