在GIS領(lǐng)域中，目前正有一新興的架構(gòu)模式產(chǎn)生，此架構(gòu)改變了GIS處理圖資的方式，此架構(gòu)模式稱為DGIS(Distributed GIS-分散式地理資訊系統(tǒng))。DGIS將傳統(tǒng)桌上型單機作業(yè)之GIS概念延伸至網(wǎng)際網(wǎng)路(Web)之解決方案上，以能符合現(xiàn)行系統(tǒng)圖資處理之需求。而此種以分散式概念延伸至網(wǎng)際網(wǎng)路的架構(gòu)稱之為網(wǎng)際網(wǎng)路地理資訊系統(tǒng)（WebGIS或Internet GIS）。
標簽： GIS
上傳時間： 2014-01-17
上傳用戶：dongbaobao
移動通信的發(fā)展當(dāng)前正處于一個關(guān)鍵時期,新的業(yè)務(wù)和技術(shù)不斷涌現(xiàn),客戶的需求也不斷增長。同時,因特網(wǎng)迅速發(fā)展 成為真正的超級高速公路,數(shù)據(jù)多媒體通信發(fā)展迅猛,所以第三代移動通信的目標是寬帶通信,也就是擴頻通信。本文討論 了多相正交序列波應(yīng)用于擴頻通信系統(tǒng)的可能性。構(gòu)造了基于多相正交序列波的擴頻通信系統(tǒng)模型,并用Simulink 軟件對 其通信過程進行仿真
上傳時間： 2014-01-05
上傳用戶：星仔
利用SPI傳輸協(xié)定，調(diào)整MCP4921類比電壓產(chǎn)生器的輸出電壓，使其輸出一個0V到5V的類比鋸齒波電壓輸出
標簽： SPI
上傳時間： 2013-12-26
上傳用戶：diets
現(xiàn)在，有兩個正整數(shù)A和B，例如A是345，B是478，現(xiàn)在，需要把B插入到A里， 而A有三位，所以有四個位置選擇，所得結(jié)果分別是： 478345, 347845, 344785, 345478 我們通過對比可以知道，在這當(dāng)中最小的一個是344785 這兩個正整數(shù)長度不超過100000位，各個位均不包含數(shù)字0 現(xiàn)在的目標是，要找出插入后所能得到的最小的整數(shù)，輸出這個整數(shù)
標簽：
上傳時間： 2014-01-05
上傳用戶：jackgao
描述 分數(shù)a/b化為小數(shù)后，小數(shù)點后第n位的數(shù)字是多少？ 其中0 < a < b < 100，1≤n≤10000。 格式 輸入格式 三個正整數(shù)a，b，n，相鄰兩個數(shù)之間用單個空格隔開。 輸出格式 一個數(shù)字
標簽： c語言
上傳時間： 2020-05-03
上傳用戶：h149
開發(fā)與利用新能源是我國21世紀的重要能源戰(zhàn)略。風(fēng)能是一種“取之不盡，用之不竭”、環(huán)境友好的可持續(xù)性能源，已受到了越來越廣泛的重視，并成為發(fā)展最快的新型能源。但是風(fēng)電具有間歇性和隨機性的固有缺點，隨著大量的風(fēng)力發(fā)電接入電網(wǎng)，勢必會對電力系統(tǒng)的安全、穩(wěn)定運行以及保證電能質(zhì)量帶來嚴峻挑戰(zhàn)，從而限制風(fēng)力發(fā)電的發(fā)展規(guī)模。風(fēng)電場短期風(fēng)速和發(fā)電功率預(yù)測是解決該問題的有效途徑之一。中國的風(fēng)電場大都是集中的、大容量的風(fēng)電場，而且處于電網(wǎng)建設(shè)相對比較薄弱的地區(qū)，因此，中國更需要進行風(fēng)電場短期風(fēng)速和發(fā)電功率預(yù)測的研究，而發(fā)電功率的預(yù)測主要源自風(fēng)速的預(yù)測。在此背景下，選擇風(fēng)電場短期風(fēng)速預(yù)測方法作為主要研究內(nèi)容，主要包括以下幾個方面： 首先運用統(tǒng)計學(xué)方法來分析風(fēng)速的時間序列特性及其預(yù)測方法和應(yīng)用特點，說明現(xiàn)實中的風(fēng)速序列具有很強的非平穩(wěn)性。然后運用具有“數(shù)字顯微鏡”之美譽的小波變換來分析歷史紀錄的風(fēng)速數(shù)據(jù)，通過運用二進正交小波變換Mallat算法對香港和河西走廊地區(qū)風(fēng)速序列進行分解和重構(gòu)，分離出風(fēng)速序列中的低頻信息和高頻信息。對Mallat算法分解后的信號，運用最小二乘支持向量機分別進行向前一步預(yù)測，然后再把各預(yù)測結(jié)果合成，得到預(yù)測值。建立了基于小波變換和最小二乘支持向量機的短期風(fēng)速預(yù)測方法。應(yīng)用Matlab對該算法進行了仿真，仿真試驗表明，小波變換是非平穩(wěn)風(fēng)速序列時頻分析的有效工具，對風(fēng)速序列的高頻和低頻信息起到很好的分離作用；最小二乘支持向量機的應(yīng)用提高了預(yù)測的準確性。應(yīng)用香港地區(qū)與河西走廊地區(qū)小時平均風(fēng)速歷史數(shù)據(jù)，驗證了方法的有效性。
上傳時間： 2013-04-24
上傳用戶：xg262122
本文以濾波技術(shù)飛速發(fā)展，小波濾波優(yōu)越性的凸現(xiàn)，以及虛擬儀器的易操作等良好特性為背景，以簡單易行和濾波效果良好為研究目的，展開本文信號濾波處理的研究工作。 在深入研究三種小波濾波方法原理和優(yōu)缺點的基礎(chǔ)上，本文提出了一種新的優(yōu)化濾波方法，包括以下三個方面： 首先，將靜態(tài)小波變換(SWT)應(yīng)用于濾波處理。利用SWT的平移不變性和冗余性來進行含噪信號的分解，這樣不僅彌補了正交小波變換的不足，而且提高了濾波性能。 然后，提出了基于空域相關(guān)的優(yōu)化閾值函數(shù)濾波算法。該算法把小波系數(shù)間的相關(guān)性應(yīng)用于閾值濾波。它是在構(gòu)造出基于空域相關(guān)的顯著性函數(shù)和基于顯著性函數(shù)的閾值濾波過程的基礎(chǔ)上，提出了基于空域相關(guān)的優(yōu)化閾值函數(shù)，并且把極小化廣義交叉驗證(GCV)得到均方差(MSE)意義下的最優(yōu)閾值作用于該優(yōu)化閾值函數(shù)。該濾波算法不僅實現(xiàn)了噪聲的有效去除，而且信號的重要特征也保留完好； 最后，引入了新型鎖相環(huán)--正交鎖相環(huán)(QPLL)。鑒于QPLL不僅具有鎖定范圍寬、入鎖速度快、鎖定后精度高的性能，而且還具有良好的抑制諧波、噪聲的能力，以及對波形畸變不敏感等良好特性，所以QPLL的引入達到了信號鎖定和優(yōu)化濾波的目的，使優(yōu)化濾波方法的設(shè)計更具新意，而且取得了更好的濾波效果。 為了驗證優(yōu)化濾波方法，本文搭建了實驗平臺，它是由FPGA信號采集部分和LabVIEW軟件濾波處理兩個部分構(gòu)成。通過傳感器采集信號，經(jīng)過A/D轉(zhuǎn)換后送入FPGA。以FPGA為CPU控制A/D轉(zhuǎn)換，并進行波形數(shù)據(jù)緩存，在接收到LabVIEW的命令后，將存儲的數(shù)據(jù)送給串口。在LabVIEW中，從串口檢測所需的波形數(shù)據(jù)，然后通過優(yōu)化濾波方法將數(shù)據(jù)進行濾波處理，最后在前面板中把實驗結(jié)果顯示出來。 實驗結(jié)果表明，該優(yōu)化濾波方法不僅能實現(xiàn)優(yōu)良的濾波功能，而且簡單易行，是一種有效的濾波方法。
上傳時間： 2013-07-20
上傳用戶：gokk
ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進化硬件(EHW)成為智能硬件電路設(shè)計的一種新方法.作為進化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現(xiàn)方法.論文認為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強、設(shè)計更易實現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應(yīng)的矩陣并構(gòu)造實驗用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計基礎(chǔ);(3)構(gòu)造實現(xiàn)可重構(gòu)BCH糾錯碼電路的方法——建立可重構(gòu)糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構(gòu)糾錯碼電路基礎(chǔ)上,構(gòu)造進化硬件控制功能塊的結(jié)構(gòu),完成各進化RLA控制模塊的驗證和實現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實現(xiàn)作為一類ASR-FPGA的研究目標,主要成果是根據(jù)可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實現(xiàn)糾錯碼的各個功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機FSM方式實現(xiàn)了可重構(gòu)糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計方法建立了循環(huán)糾錯碼基核單元的可重構(gòu)模型,進行循環(huán)糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進化硬件電路的設(shè)計方法對實際的進化硬件設(shè)計具有一定的實際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進化硬件的器件結(jié)構(gòu)的設(shè)計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
特點： 精確度0.1%滿刻度 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計 尺寸小,穩(wěn)定性高
標簽： 微電腦 數(shù)學(xué)演算 隔離傳送器
上傳時間： 2014-12-23
上傳用戶：ydd3625
經(jīng)由改變外部閘極電阻(gate resistors)或增加一個跨在汲極(drain)和源極(source)的小電容來調(diào)整MOSFET的di/dt和dv/dt，去觀察它們?nèi)绾螌MI產(chǎn)生影響。然後我們可了解到如何在效率和EMI之間取得平衡。我們拿一個有著單組輸出+12V/4.1A及初級側(cè)MOSFET AOTF11C60 (αMOSII/11A/600V/TO220F) 的50W電源轉(zhuǎn)接器(adapter)來做傳導(dǎo)性及輻射性EMI測試。
上傳時間： 2014-09-08
上傳用戶：swing
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<center id="qwwek"></center>
<center id="qwwek"></center>