如何使用高級觸發測量程序跑飛:LA系列邏輯分析儀內部集成了32位的定時器、32位的計數器和高速比較模塊，高效的使用以上模塊資源可以使您的測量事半功倍。邏輯分析儀在實際應用中主要作用有：1.觀察波形，看看測量波形中是否存在毛刺、干擾、頻率是否正確等；2.時序測量，對被測信號進行時序校對，看看操作時序是否符合要求。3.輔助分析，利用邏輯分析儀完善的協議分析功能來進行輔助分析；4.查錯功能，利用邏輯分析儀強大的觸發功能來進行錯誤捕獲。當單片機的PC值（程序計數器）對沒有程序的地方進行取指時，稱為程序跑飛。程序跑飛的原因有多種，主要有以下原因：1) 客觀原因：單片機受到外界強干擾造成PC值寄存器改變；2）程序Bug：用戶程序調用函數指針，對非程序空間進行對用。以80C51單片機為例子，當程序跑到非用戶程序區時，單片機使用PSEN對外部程序進行取指，使用邏輯分析儀可以設置觸發條件，當使用PSEN對外部程序進行取指時進行記錄，把出錯情況前后的狀態記錄下來進行分析，查找出錯原因。如80C51的取指范圍正確為0x0000~0x3fff，則當對0x3fff以上地址進行取指時為程序跑飛。分析80C51對外部程序取指的時序，如圖1所示。
上傳時間： 2013-10-11
上傳用戶：panpanpan
一概述影響單片機系統運行穩定性的因素可大體分為外因和內因兩部分1. 外因 射頻干擾它是以空間電磁場的形式傳遞在機器內部的導體引線或零件引腳感生出相應的干擾可通過電磁屏蔽和合理的布線/器件布局衰減該類干擾 電源線或電源內部產生的干擾它是通過電源線或電源內的部件耦合或直接傳導可通過電源濾波隔離等措施來衰減該類干擾2. 內因 振蕩源的穩定性主要由起振時間頻率穩定度和占空比穩定度決定起振時間可由電路參數整定穩定度受振蕩器類型溫度和電壓等參數影響 復位電路的可靠性二 復位電路的可靠性設計1. 基本復位電路復位電路的基本功能是系統上電時提供復位信號直至系統電源穩定后撤銷復位信號為可靠起見電源穩定后還要經一定的延時才撤銷復位信號以防電源開關或電源插頭分-合過程中引起的抖動而影響復位圖1 所示的RC 復位電路可以實現上述基本功能圖3 為其輸入-輸出特性但解決不了電源毛刺A 點和電源緩慢下降電池電壓不足等問題而且調整RC 常數改變延時會令驅動能力變差左邊的電路為高電平復位有效 右邊為低電平Sm 為手動復位開關 Ch 可避免高頻諧波對電的干擾
上傳時間： 2014-01-18
上傳用戶：shanxiliuxu
附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯板的設計驗驗。 PCB設計的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正?？▔壕嚯x為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間： 2014-12-31
上傳用戶：sunshine1402
附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯板的設計驗驗。 PCB設計的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正?？▔壕嚯x為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間： 2013-10-15
上傳用戶：3294322651
含有：多時鐘系統設計，如何處理建立保持時間，如何處理內部三態電路，消除組合邏輯產生的毛刺，用單片機配置fpga
上傳時間： 2015-09-17
上傳用戶：大三三
FPGA時鐘分析，包括門控時鐘與時鐘偏儀分析，邏輯設計時鐘分析，毛刺分析．
上傳時間： 2015-10-14
上傳用戶：lps11188
51作處理器，0809采集數據，比較大小，去掉最大值（毛刺），即有效值的采集，再用串口傳到單片機上
標簽： 處理器
上傳時間： 2016-01-24
上傳用戶：wangzhen1990
用雙端口ram實現異步fifo，采用格雷碼，避免產生毛刺。
上傳時間： 2016-10-10
上傳用戶：lvzhr
時鐘濾波器設計，可進行毛刺去除，有需要可依進行參考設計
上傳時間： 2017-02-05
上傳用戶：gengxiaochao
MFC編程，臺灣人寫的，本來是繁體的pdf，現在已經轉為簡體的pdf，排版還有點毛刺，希望對大家有所幫助
上傳時間： 2014-01-15
上傳用戶：chenxichenyue
