該論文基于NIOS Ⅱ軟核處理器和Altera的FPGA技術(shù),設(shè)計(jì)了一種便攜式的振動(dòng)頻譜分析儀,用于旋轉(zhuǎn)機(jī)械的故障監(jiān)測和診斷。以SOPC技術(shù)為手段,將信號采集和信號處理電路通過可編程片上系統(tǒng)來實(shí)現(xiàn),其特點(diǎn)是將對ADC的控制、數(shù)字信號的濾波、快速傅立葉變換的設(shè)計(jì),通過FPGA芯片集成在一起,以NIOS Ⅱ來完成32位CPU的狀態(tài)控制功能。工程機(jī)械、汽車車輛中都存在諸如發(fā)動(dòng)機(jī)類的旋轉(zhuǎn)機(jī)械,這類設(shè)備的異常振動(dòng)往往會(huì)影響正常工作,嚴(yán)重時(shí)還會(huì)出現(xiàn)各種重大事故,該分析儀可以實(shí)時(shí)地或定期地對發(fā)動(dòng)機(jī)、齒輪箱等旋轉(zhuǎn)機(jī)械進(jìn)行振動(dòng)頻譜分析和監(jiān)測,運(yùn)用于民用機(jī)械能產(chǎn)生非常好的經(jīng)濟(jì)效益。 該論文從四個(gè)方面進(jìn)行了研究工作。其一,利用FPGA對ADC芯片的工作進(jìn)行控制,使其在規(guī)定的時(shí)間內(nèi)與DSP模塊進(jìn)行數(shù)據(jù)交換,并對ADC各引腳時(shí)序進(jìn)行控制,使兩者協(xié)調(diào)同步工作,編制了相應(yīng)的VHDL語言程序。其二,采用SOPC Builder設(shè)計(jì)開發(fā),實(shí)現(xiàn)了基于NIOS Ⅱ的32位CPU軟核,創(chuàng)建了相應(yīng)的C/C++和匯編的宏代碼,使得軟件可以訪問用戶自定義邏輯。對頂層設(shè)計(jì)產(chǎn)生的VHDL的RTL代碼和仿真文件進(jìn)行了綜合、編譯適配以及仿真。其三,配合Matlab和DSP Builder的強(qiáng)大功能進(jìn)行DSP模塊設(shè)計(jì),開發(fā)出了FIR和FFT等功能模塊,并且添加到SOPC系統(tǒng)中,使其可以由NIOS Ⅱ很容易的調(diào)用。其四,在NIOS Ⅱ系統(tǒng)中添加了uC/OS Ⅱ操作系統(tǒng),提高了整個(gè)系統(tǒng)的穩(wěn)定性,并且降低了開發(fā)難度,提高了系統(tǒng)升級的能力。由于整個(gè)設(shè)計(jì)是基于FPGA開發(fā)的,所以該系統(tǒng)包括了所有FPGA系統(tǒng)的特點(diǎn),包括并行的DSP處理、在系統(tǒng)可編程、升級簡單等特點(diǎn),極易使設(shè)計(jì)產(chǎn)品化。
標(biāo)簽:
FPGA
便攜式
振動(dòng)頻譜
分析儀
上傳時(shí)間:
2013-04-24
上傳用戶:amandacool