亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

水滿(mǎn)報(bào)警器

  • 基于FPGA的10M100M以太網(wǎng)控制器的設計.rar

    隨著以太網(wǎng)技術的不斷發(fā)展,網(wǎng)絡的傳輸速度已經(jīng)由最初的10M發(fā)展到現(xiàn)在的10,000M。用可編程邏輯器件(FPGA)實現(xiàn)以太網(wǎng)控制器與其它SOC系統(tǒng)的互連成為當前的研究熱點。本文闡述了MAC層的FPGA設計、仿真及測試;介紹了整個系統(tǒng)的內(nèi)部結構、模塊劃分,并對各個模塊的設計過程進行了詳細闡述,接著介紹了開發(fā)環(huán)境和驗證工具,同時給出測試方案、驗證數(shù)據(jù)、實現(xiàn)結果及時序仿真波形圖。 對MAC層的主要功能模塊如:發(fā)送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機接口模塊以及CRC,CSMA/CD,HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對以下三個方面進行了研究并取得一定的成果: 1)FPGA開發(fā)平臺的硬件實現(xiàn)。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件,采用LXT971芯片作為物理層芯片,AT91RM9200作為數(shù)據(jù)輸入源和雙blockram作為幀緩存搭建FPGA硬件驗證開發(fā)平臺。 2)基于FPGA實現(xiàn)以太網(wǎng)控制器。用VerilogHDL語言構建以太網(wǎng)控制器,實現(xiàn)CSMA/CD協(xié)議、10M/100M自適應以及與物理層MⅡ接口等。 3)采用片上系統(tǒng)通用的WS接口。目的是便于與具有通用接口的片上系統(tǒng)互連,也為構建SOC上處理器提供條件。 本論文實現(xiàn)了一個基于WS總線接口可裁減的以太網(wǎng)MAC控制器IP軟核,為設計具有自主知識產(chǎn)權的以太網(wǎng)MAC控制器積累了經(jīng)驗。同時,為與其它WS接口的控制器實現(xiàn)直接互連創(chuàng)造了條件,對高層次設計這一先進ASIC設計方法也有了較為深入的認識。

    標簽: 10M100M FPGA 以太網(wǎng)控制器

    上傳時間: 2013-07-17

    上傳用戶:bruce

  • 基于FPGA的視頻圖像畫面分割器的設計.rar

    視頻監(jiān)控一直是人們關注的應用技術熱點之一,它以其直觀、方便、信息內(nèi)容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監(jiān)控系統(tǒng)中,經(jīng)常需要對多路視頻信號進行實時監(jiān)控,如果每一路視頻信號都占用一個監(jiān)視器屏幕,則會大大增加系統(tǒng)成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監(jiān)視器顯示,是視頻監(jiān)控系統(tǒng)的核心部分。 傳統(tǒng)的基于分立數(shù)字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此,本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現(xiàn)。 本文對視頻圖像畫面分割技術進行了分析,完成了基于ITU-RBT.656視頻數(shù)據(jù)格式的畫面分割方法設計;系統(tǒng)采用Xilinx公司的FPGA作為核心控制器,設計了視頻圖像畫面分割器的硬件電路,該電路在FPGA中,將數(shù)字電路集成在一起,電路結構簡潔,具有較好的穩(wěn)定性和靈活性;在硬件電路平臺基礎上,以四路視頻圖像分割為例,完成了I2C總線接口模塊,異步FIFO模塊,有效視頻圖像數(shù)據(jù)提取模塊,圖像存儲控制模塊和圖像合成模塊的設計,首先,由攝像頭采集四路模擬視頻信號,經(jīng)視頻解碼芯片轉換為數(shù)字視頻圖像信號后送入異步FIFO緩沖。然后,根據(jù)畫面分割需要進行視頻圖像數(shù)據(jù)抽取,并將抽取的視頻圖像數(shù)據(jù)按照一定的規(guī)則存儲到圖像存儲器。最后,按照數(shù)字視頻圖像的數(shù)據(jù)格式,將四路視頻圖像合成一路編碼輸出,實現(xiàn)了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。 本文通過由FPGA實現(xiàn)多路視頻圖像的采集、存儲和合成等邏輯控制功能,I2C總線對兩片視頻解碼器進行動態(tài)配置等方法,實現(xiàn)四路視頻圖像的輪流采集、存儲和圖像的合成,提高了系統(tǒng)集成度,并可根據(jù)系統(tǒng)需要修改設計和進一步擴展功能,同時提高了系統(tǒng)的靈活性。

    標簽: FPGA 視頻圖像 畫面分割器

    上傳時間: 2013-04-24

    上傳用戶:gundan

  • FPGA可配置端口電路的設計.rar

    可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐,它有諸多功能:芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出),電壓之間的轉換,對外圍芯片的驅動,完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法,依據(jù)可配置端口電路能實現(xiàn)的功能和工作原理,運用Cadence的設計軟件,結合華潤上華0.5μm的工藝庫,設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內(nèi)容: 1.基于端口電路信號寄存器的采集和輸出方式,本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發(fā)方式[7],并完成了Verilog XL和Hspiee的功能和時序仿真,且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉換的控制,對16種狀態(tài)機的轉換完成了行為級描述和實現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構架這一特點,設計了一款邊界掃描電路,并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講,有時需要將從CLB中的輸出數(shù)據(jù)實現(xiàn)異或、同或、與以及或的功能,為此本文采用二次函數(shù)輸出的電路結構來實現(xiàn)以上的功能,并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言,輸入端口的電壓通常是3.3V和5V,為此根據(jù)設置不同的上、下MOS管尺寸來調(diào)整電路的中點電壓,將端口電路設計成3.3V和5V兼容的電路,通過仿真性能上已完全達到這一要求。此外,在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路,這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內(nèi),具有三態(tài)控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明:在實現(xiàn)TTL高電平輸出時,最大的驅動電流達到170mA,而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8];同樣,在實現(xiàn)CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比,在延時和面積以及功耗略大的情況下,本論文研究設計的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能,且驅動能力更加強大。

    標簽: FPGA 可配置 端口

    上傳時間: 2013-07-20

    上傳用戶:頂?shù)弥?/p>

  • 基于軟件無線電的16QAM調(diào)制解調(diào)器設計與FPGA實現(xiàn).rar

    本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術相結合,在大規(guī)模可編程邏輯器件FPGA上對16QAM算法實現(xiàn)。在當今頻譜資源日趨緊缺的情況下有很大現(xiàn)實意義。 論文對16QAM軟件實現(xiàn)的基礎理論,帶通采樣理論、變速率數(shù)字信號處理相關抽取內(nèi)插技術做了推導和分析;深入研究了軟件無線電核心技術數(shù)字下變頻原理和其實現(xiàn)結構;對CIC、半帶等高效數(shù)字濾波器原理結構和性能作了研究;16QAM調(diào)制和解調(diào)系統(tǒng)設計采用自項向下設計思想;采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實現(xiàn)代碼輸入;對系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實測調(diào)試相結合方法。 論文首先對16QAM調(diào)制解調(diào)算法進行系統(tǒng)級仿真,并對實現(xiàn)的各模塊的可行性仿真驗證,在此基礎上,完成了調(diào)制端16QAM信號的時鐘分頻模塊、串并轉換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊;解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波,升余弦滾降濾波,以及16QAM解碼等模塊,實現(xiàn)了16QAM調(diào)制器;給出了中頻信號時域測試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對增強型數(shù)字鎖相環(huán)EPLL的實現(xiàn)結構進行了研究和性能分析。

    標簽: FPGA QAM 16

    上傳時間: 2013-07-10

    上傳用戶:kennyplds

  • 基于FPGA的TS流復用器及其接口的設計與實現(xiàn).rar

    在數(shù)字電視系統(tǒng)中,MPEG-2編碼復用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié),所有的節(jié)目、數(shù)據(jù)以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前,只有少數(shù)公司掌握復用器的核心算法技術,能夠采用MPEG-2可變碼率統(tǒng)計復用方法提高帶寬利用率,保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間,市場潛力巨大,因此對復用器的研究開發(fā)非常重要。本文針對復用器及其接口技術進行研究并設計出成形產(chǎn)品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術:PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法,給出了實現(xiàn)方法,并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究,給出了設計方法,并通過了硬件驗證。 本文的主要工作如下: ●首先對復用器整體功能進行詳細分析,并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構算法。 ●給出了實現(xiàn)快速的PID映射方法,并根據(jù)FPGA特點給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩(wěn)定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺,并用c語言實現(xiàn)了SDT表的提取與重構算法,在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了.ASI接口,主要分析了位同步的實現(xiàn)過程,實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設計。 ●在FPGA上實現(xiàn)了DS3接口,提出并實現(xiàn)了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計,并進行調(diào)試監(jiān)測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分,硬件平臺及接口采用Verilog語言實現(xiàn),PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設計更加靈活,且軟件設計與硬件設計可同時進行,極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設計平臺下設計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復用器,經(jīng)測試達到了預期的性能和技術指標。

    標簽: FPGA TS流 復用器

    上傳時間: 2013-08-03

    上傳用戶:gdgzhym

  • 基于FPGA的調(diào)制解調(diào)器的研究和設計.rar

    當今電子系統(tǒng)的設計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設計,基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設計是以知識產(chǎn)權核(IPCore)為基礎,以硬件描述語言為主要設計手段,借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上,給出了SOPC技術開發(fā)調(diào)制解調(diào)器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進行SOPC(System On a Programmable Chip)設計流程后,依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實現(xiàn)方案,模塊化的設計方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術開發(fā)調(diào)制解調(diào)器的過程中,用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統(tǒng)建模,在Simulink中仿真通過后,利用DSP Builder將Simulink的模型文件(.mdl)轉化成通用的硬件描述語言VHDL文件,從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程,將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能,調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core,進一步提高了開發(fā)效率。 在進行編譯、仿真調(diào)試成功后,經(jīng)過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6,完成器件編程,從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實現(xiàn)方案。

    標簽: FPGA 調(diào)制解調(diào)器

    上傳時間: 2013-06-24

    上傳用戶:liuchee

  • 基于FPGA的直擴調(diào)制解調(diào)器的設計與實現(xiàn).rar

    擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比,具有很強的抗窄帶干擾,抗多徑干擾,抗人為干擾的能力,并具有信息隱蔽、多址保密通信等優(yōu)點。在近年來得到了迅速的發(fā)展。本論文主要討論和實現(xiàn)了基于FPGA的直接序列擴頻信號的解擴解調(diào)處理。論文對該直擴通信系統(tǒng)和FPGA設計方法進行了相關研究,最后用Altera公司的最新的FPGA開發(fā)平臺Quarus Ⅱ5.0實現(xiàn)了相關設計。 整個系統(tǒng)分為兩個部分,發(fā)送部分和接收部分。發(fā)送部分主要有串并轉換、差分卷積編碼、PN碼擴頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴解調(diào)等模塊。 論文首先介紹了擴頻通信系統(tǒng)的特點以及相關技術的國內(nèi)外發(fā)展現(xiàn)狀,并介紹了本論文的研究思路和內(nèi)容。 然后,論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法,結合實際需要,設計了一種零中頻DSSS解調(diào)解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析,采用了基于數(shù)字外差調(diào)制的自適應陷波器來進行前端窄帶干擾抑制處理,用基于自適應門限技術的滑動相關捕獲和分時復用單相關器跟蹤來改善PN碼同步的性能,用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復雜度,用改進型CORDIC算法實現(xiàn)NCO來方便的進行擴展。 接著,論文給出了系統(tǒng)總體設計和發(fā)送及接受子系統(tǒng)的各個功能模塊的實現(xiàn)分析以及在Quartus Ⅱ5.0上的實現(xiàn)細節(jié),給出了仿真結果。 然后論文介紹了整個系統(tǒng)的硬件電路設計和它在真實系統(tǒng)中連機調(diào)試所得到的測試結果,結果表明該系統(tǒng)具有性能穩(wěn)定,靈活性好,生產(chǎn)調(diào)試容易,體積小,便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結和對今后工作的展望。

    標簽: FPGA 調(diào)制解調(diào)器

    上傳時間: 2013-05-23

    上傳用戶:磊子226

  • 高可靠性增量式光電編碼器接口電路設計.zip

    針對目前增量式光電編碼器辨向計數(shù)電路脈沖或抖動干擾抑制能力差的問題,提出了一種基于有限狀態(tài)機的編碼器接口電路設計方案,并給出了硬件實

    標簽: zip 可靠性 光電編碼器 增量式

    上傳時間: 2013-05-21

    上傳用戶:michael52

  • 變頻器中幾種典型的在線電壓電流檢測方案設計.rar

    :準確地在線測量直流母線電壓、電流及輸出的三相電流信號,是設計高性能 變頻器產(chǎn)品的必備條件之一,本文通過對電壓、電流檢測方案比較、分析,提供了設計 變頻器中具有很好參考價值的幾種實用電路,并給出了相應的實驗結果。

    標簽: 變頻器 典型 線電壓

    上傳時間: 2013-07-21

    上傳用戶:幾何公差

  • 西門子變頻器驅動電路.rar

    變頻器由于其節(jié)能顯著,在工業(yè)生產(chǎn)中應用越來越廣泛。變頻器的逆變部分一般采用智能功率模塊,但是大功率的IPM的價格非常昂貴。西門子25KW的變頻器采用IGBT模塊所以降低了成本,其IGBT的驅動電路非常有特色值得學習。

    標簽: 西門子變頻器 驅動電路

    上傳時間: 2013-07-14

    上傳用戶:Jason1990

主站蜘蛛池模板: 大同县| 仙游县| 嘉兴市| 闽清县| 衡水市| 宁南县| 仪征市| 同仁县| 墨竹工卡县| 鄂伦春自治旗| 察雅县| 介休市| 嘉兴市| 西畴县| 呼伦贝尔市| 尼玛县| 温宿县| 共和县| 阿克苏市| 缙云县| 堆龙德庆县| 景东| 庆元县| 理塘县| 军事| 花莲市| 海南省| 恭城| 泰州市| 当雄县| 墨脱县| 敖汉旗| 东至县| 民乐县| 东乌珠穆沁旗| 仁怀市| 思南县| 临夏市| 郴州市| 新巴尔虎左旗| 曲沃县|