文中基于帶通信號的低通等效原理,采用數(shù)字希爾伯特濾波器實現(xiàn)了數(shù)字包絡(luò)檢波器,并在CCS中實現(xiàn)了軟件調(diào)試。其中,通過使用LinkforCCS和DSP的函數(shù)庫DSPLIB縮短了程序的開發(fā)時間,提高了算法的實現(xiàn)效率。
標(biāo)簽： DSP 數(shù)字 調(diào)幅解調(diào)器 算法
上傳時間： 2013-10-09
上傳用戶：gaoqinwu
摘要：簡要介紹了CCS軟件的主要功能，利用CCS軟件，設(shè)計數(shù)字信號處理實驗課程，實現(xiàn)了FFT算法的譜分析和FIR濾波器。
標(biāo)簽： CCS DSP 算法 仿真實驗
上傳時間： 2013-10-22
上傳用戶：huanglang
DSP算法大全C語言版本
標(biāo)簽： DSP C語言 算法 版本
上傳時間： 2013-10-27
上傳用戶：zhyiroy
在數(shù)字濾波器中，F(xiàn)IR濾波器是一種結(jié)構(gòu)簡單且總是穩(wěn)定的濾波器，同時也只有FIR濾波器擁有線性相位的特性。傳統(tǒng)的直接型濾波器運算速度過慢，而改進(jìn)型的DA結(jié)構(gòu)的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達(dá)到運算速度以及邏輯資源節(jié)約的整體優(yōu)化。本文提出了一種基于RAG算法的FIR濾波器，與傳統(tǒng)的基于DA算法的濾波器結(jié)構(gòu)的濾波器相比，RAG算法簡化了FIR濾波器乘法模塊的結(jié)構(gòu)，減少了邏輯資源的消耗和硬件實現(xiàn)面積，提高了計算速度。本文設(shè)計的16階FIR濾波器用VerilogHDL進(jìn)行描述，并綜合到Altera公司的CycloneⅡ系列FPGA中。仿真實驗表明基于RAG算法的FIR濾波器達(dá)到了邏輯資源的節(jié)約和運算速度的提高的整體優(yōu)化效果。
標(biāo)簽： FPGA FIR 濾波器 優(yōu)化算法
上傳時間： 2014-12-28
上傳用戶：feilinhan
算法設(shè)計到硬件邏輯的實現(xiàn) - 實驗練習(xí)與Verilog語法手冊
標(biāo)簽： Verilog 算法設(shè)計 硬件 實驗
上傳時間： 2014-01-27
上傳用戶：dddddd55
同步技術(shù)是跳頻系統(tǒng)的核心。本文針對FPGA的跳頻系統(tǒng)，設(shè)計了一種基于獨立信道法，同步字頭法和精準(zhǔn)時鐘相結(jié)合的快速同步方法，同時設(shè)計了基于雙圖案的改進(jìn)型獨立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計使用VHDL硬件語言實現(xiàn)，采用Altera公司的EP3C16E144C8作為核心芯片，并在此硬件平臺上進(jìn)行了功能驗證。實際測試表明，該快速同步算法建立時間短、同步穩(wěn)定可靠。
標(biāo)簽： FPGA 跳頻系統(tǒng) 同步算法
上傳時間： 2013-10-21
上傳用戶：JIMMYCB001
基于FFT算法的FPGA實現(xiàn)報告
標(biāo)簽： FPGA FFT 算法 報告
上傳時間： 2014-01-22
上傳用戶：363186
基于FPGA的FFT算法實現(xiàn)
標(biāo)簽： FPGA FFT 算法
上傳用戶：chongchongsunnan
基于FPGA的FIR數(shù)字濾波器算法實現(xiàn)
標(biāo)簽： FPGA FIR 數(shù)字濾波器 算法
上傳時間： 2013-11-12
上傳用戶：xz85592677
針對城市道路交叉口的常發(fā)性交通擁堵現(xiàn)象，依據(jù)RFID檢測系統(tǒng)的特點，提出了一種基于物聯(lián)網(wǎng)前端信息采集技術(shù)的交通流檢測方法。并且對城市道路交叉口采集到的交通流量相對增量、車輛的時間占有率相對增量以及地點平均車速等信息進(jìn)行了對比性分析和統(tǒng)計推導(dǎo)，從理論上論證了交通擁擠產(chǎn)生時的交通流特點，然后以此為基礎(chǔ)給出了交通擁擠事件出現(xiàn)時的判別準(zhǔn)則，構(gòu)造出相應(yīng)的擁擠檢測指標(biāo)及判別算法。最后利用Matlab編程再結(jié)合實際交通測量數(shù)據(jù)驗證了算法的正確性。
標(biāo)簽： 物聯(lián)網(wǎng) 智能交通 判別 法的研究
上傳用戶：GavinNeko
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
