當(dāng)今嵌入式技術(shù)的發(fā)展突飛猛進(jìn)，嵌入式系統(tǒng)在很多產(chǎn)業(yè)中得到廣泛應(yīng)用并逐步改變著這些產(chǎn)業(yè)。嵌入式技術(shù)的發(fā)展同樣也影響到了數(shù)控技術(shù)的發(fā)展。論文綜述了當(dāng)前開放式數(shù)控系統(tǒng)國內(nèi)外發(fā)展現(xiàn)狀，并分析了幾種主流開放式數(shù)控系統(tǒng)體系結(jié)構(gòu)的優(yōu)缺點(diǎn)，進(jìn)而提出了利用ARM處理器和Windows CE操作系統(tǒng)開發(fā)一個基于ARM-WinCE嵌入式數(shù)控系統(tǒng)的原型系統(tǒng)的想法。 論文論述了如何構(gòu)建ARM-WinCE數(shù)控系統(tǒng)基于S3C2410開發(fā)板的硬件平Z口-x和基于Windows CE．Net的軟件平臺；在ARM微處理器上構(gòu)建了基于Windows CE的數(shù)控操作系統(tǒng)內(nèi)核，并利用VIVI Boot Loader把定制的映像加載到S3C2410開發(fā)板中去。 本文重點(diǎn)針對ARM處理器芯片，利用流接口驅(qū)動程序結(jié)構(gòu)實(shí)現(xiàn)了藍(lán)牙串口驅(qū)動程序的開發(fā)，實(shí)現(xiàn)了ARM-WinCE數(shù)控系統(tǒng)中機(jī)床控制器和移動控制器的藍(lán)牙通信；研究了如何利用S3C2410處理器的PWM定時器和Windows CE的中斷機(jī)制進(jìn)行數(shù)控系統(tǒng)的實(shí)時控制。
標(biāo)簽： ARMWindowsCE 嵌入式 數(shù)控系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：klin3139
電路分析是每個硬件工程師必備手段，如何分析好電路才能設(shè)計出更好的電路
標(biāo)簽： 電路分析基礎(chǔ)
上傳時間： 2013-04-24
上傳用戶：dianxin61
開關(guān)磁阻電機(jī)是電機(jī)技術(shù)與現(xiàn)代電力電子技術(shù)、微機(jī)控制技術(shù)相結(jié)合的產(chǎn)物，既具有結(jié)構(gòu)簡單堅固、成本低、容錯能力強(qiáng)，耐高溫等優(yōu)點(diǎn)，又在高度發(fā)展的電力電子和微機(jī)控制技術(shù)的支持下獲得了良好的可控性能，目前己經(jīng)在多個工業(yè)部門得到應(yīng)用。因此，開關(guān)磁阻電機(jī)在驅(qū)動調(diào)速領(lǐng)域有著良好的發(fā)展前景。本論文在對前人成果的廣泛了解和研究基礎(chǔ)上，以philip公司生產(chǎn)的LPC2101為主控芯片，充分利用其高速運(yùn)算能力和面向電機(jī)控制的高效控制能力，設(shè)計并制作了SRM控制器與系統(tǒng)軟件。本文以開關(guān)磁阻電機(jī)的調(diào)速控制策略及其控制實(shí)現(xiàn)方法為主要研究內(nèi)容，對開關(guān)磁阻電機(jī)的數(shù)學(xué)模型、功率變換器技術(shù)、控制策略、控制方案的實(shí)現(xiàn)進(jìn)行了全面深入的研究。 全文的研究工作分為五個部分，第一部分介紹了開關(guān)磁阻電機(jī)調(diào)速系統(tǒng)的構(gòu)成及基本工作原理，綜述了開關(guān)磁阻電機(jī)的國內(nèi)外發(fā)展現(xiàn)狀、特點(diǎn)及研究動向，總結(jié)了開關(guān)磁阻電機(jī)系統(tǒng)存在的技術(shù)問題，提出了本文的研究目的和主要研究內(nèi)容。 第二部分引用并討論了SR電動機(jī)的基本數(shù)學(xué)模型和準(zhǔn)線性數(shù)學(xué)模型，然后基于此重點(diǎn)分析了與電動機(jī)運(yùn)行特性密切相關(guān)的相電流波形與轉(zhuǎn)子角位移的函數(shù)關(guān)系，最后根據(jù)課題所關(guān)心的控制系統(tǒng)設(shè)計，在理論分析的基礎(chǔ)上提出了SR電動機(jī)控制方案并進(jìn)行了原理性分析，對SR電動機(jī)各個運(yùn)行階段的特點(diǎn)進(jìn)行分析并初步提出控制方案。 第三部分對SR電動機(jī)調(diào)速系統(tǒng)的硬件設(shè)計進(jìn)行了詳細(xì)說明，主要包括以LPC2101為核心的控制系統(tǒng)的研究與設(shè)計，根據(jù)SR電機(jī)的控制特點(diǎn)，盡可能地開發(fā)了LPC2101的硬件資源和軟件資源，使控制系統(tǒng)具有很高的控制精度和靈活性，然后對功率變換器進(jìn)行了設(shè)計和制作，分析了各種主電路形式的優(yōu)缺點(diǎn)，采用了新型IGBT功率管作為主開關(guān)元器件，使功率變換器結(jié)構(gòu)得到簡化，設(shè)計了IGBT的功率驅(qū)動電路，并專門設(shè)計了電壓鉗位電路和諸如過壓、過流保護(hù)等保護(hù)單元，保證了整個系統(tǒng)安全可靠地運(yùn)行，然后分析了SR電動機(jī)控制系統(tǒng)位置傳感器檢測電路設(shè)計、電流及電壓斬波電路設(shè)計、電流檢測及保護(hù)電路設(shè)計等。 第四部分主要介紹了系統(tǒng)的總體控制思想，分析了各個運(yùn)行階段的控制策略，對控制策略的軟件實(shí)現(xiàn)進(jìn)行了設(shè)計，并給出了軟件實(shí)現(xiàn)的具體流程圖，直觀地體現(xiàn)了軟件編程思想。最后，對系統(tǒng)進(jìn)行了實(shí)驗(yàn)研究及分析。目前，該控制系統(tǒng)已調(diào)試完畢，基本實(shí)現(xiàn)預(yù)期功能。 本文對以ARM為控制核心的開關(guān)磁阻電動機(jī)控制系統(tǒng)進(jìn)行了研究，得出了基于有位置傳感器檢測的控制方案。針對SR電機(jī)的控制特點(diǎn)，充分利用了ARM的硬件資源，采用PID數(shù)字調(diào)節(jié)，發(fā)出相通斷信號和PWM信號，并和電流、電壓等保護(hù)信號相結(jié)合，實(shí)現(xiàn)對主功率元件的通斷控制。并且設(shè)計了相應(yīng)的外圍硬件檢測、保護(hù)、控制及人機(jī)接口電路，使控制系統(tǒng)結(jié)構(gòu)緊湊，可靠性高；系統(tǒng)的控制軟件設(shè)計，采用模塊化的程序設(shè)計方法，增強(qiáng)了系統(tǒng)的可讀性及可維護(hù)性，實(shí)現(xiàn)了一種電壓斬波和電流斬波控制相結(jié)合的控制方式;結(jié)合系統(tǒng)的硬件設(shè)計，開發(fā)了相應(yīng)的軟件模塊，使系統(tǒng)具有完善的保護(hù)和控制性能。 本系統(tǒng)經(jīng)過試驗(yàn)，調(diào)速范圍可達(dá)100～2000轉(zhuǎn)/分，效率較高，性能優(yōu)良，驗(yàn)證了控制思想和控制方法的正確性。
標(biāo)簽： ARM 開關(guān)磁阻 電機(jī)驅(qū)動 系統(tǒng)設(shè)計
上傳時間： 2013-04-24
上傳用戶：獨(dú)孤求源
分析了大功率逆變電源IGBT關(guān)斷時產(chǎn)生電壓尖峰的機(jī)理,并對影響電壓尖峰的主要因素進(jìn)行了分 析。通過應(yīng)用疊層復(fù)合母排可以降低主電路母線的分布電感,設(shè)計合理的吸收電路能夠改善開關(guān)器件的開關(guān)軌跡, 抑制尖峰電壓,使開關(guān)器件運(yùn)行在可靠的工作范圍內(nèi)。仿真結(jié)果驗(yàn)證了吸收電路的有效性。
標(biāo)簽： IGBT 大功率 關(guān)斷電壓 分
上傳時間： 2013-05-25
上傳用戶：pwcsoft
小波分析經(jīng)典，注重小波分析的基本理論。將一位小波理論和高維小波理論放在一起并行介紹。
上傳時間： 2013-04-24
上傳用戶：duoshen1989
H.264作為新一代視頻編碼標(biāo)準(zhǔn)，相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實(shí)現(xiàn)靈活性極大，其規(guī)定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對H.264進(jìn)行了編碼復(fù)雜度分析，并統(tǒng)計了整個軟件編碼中計算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測編碼的效率。在該算法下進(jìn)行幀內(nèi)預(yù)測時，為了得到一個宏塊的預(yù)測模式，需要進(jìn)行592次率失真代價計算。因此為了降低幀內(nèi)預(yù)測模式選擇的計算復(fù)雜度，本文改進(jìn)了幀內(nèi)預(yù)測模式選擇算法。實(shí)踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內(nèi)編碼時間平均節(jié)約60﹪以上，對編碼的實(shí)時性有較大幫助。 為了實(shí)現(xiàn)實(shí)時編碼，考慮到FPGA的高效運(yùn)算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實(shí)現(xiàn)。首先研究了H.264編碼器硬件實(shí)現(xiàn)架構(gòu)，并對影響編碼速度，且具有硬件實(shí)現(xiàn)優(yōu)越性的幾個重要部分進(jìn)行了算法研究和FPGA.實(shí)現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對這些模塊進(jìn)行了綜合和時序仿真，并將驗(yàn)證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進(jìn)行了在線測試，驗(yàn)證了該系統(tǒng)對輸入的殘差數(shù)據(jù)實(shí)時壓縮編碼的功能。 本文對H.264編碼器幀內(nèi)預(yù)測模式選擇算法的改進(jìn)，算法實(shí)現(xiàn)簡單，對軟件編碼的實(shí)時性有很大幫助。本文對在單片F(xiàn)PGA上實(shí)現(xiàn)H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設(shè)計有著積極的借鑒性。
標(biāo)簽： FPGA 264 幀內(nèi)預(yù)測 算法優(yōu)化
上傳時間： 2013-05-25
上傳用戶：refent
隨著科學(xué)技術(shù)的發(fā)展與公共安全保障需求的提高，視頻監(jiān)控系統(tǒng)在工業(yè)生產(chǎn)、日常生活、警備與軍事方面的應(yīng)用越來越廣泛。采用基于 FPGA 的SOPC技術(shù)、H．264壓縮編碼技術(shù)和網(wǎng)絡(luò)傳輸控制技術(shù)實(shí)現(xiàn)網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)，在穩(wěn)定性、功能、成本與擴(kuò)展性等方面都有著突出的優(yōu)勢，具有重要的學(xué)術(shù)意義與實(shí)用意義， 本課題所設(shè)計的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)由以Nios Ⅱ?yàn)楹诵牡那度胧綀D像服務(wù)器、相關(guān)網(wǎng)絡(luò)設(shè)備與若干PC機(jī)客戶端組成。嵌入式圖像服務(wù)器實(shí)時采集圖像，采用H．264 編碼算法進(jìn)行壓縮，并持續(xù)監(jiān)聽網(wǎng)絡(luò)。PC機(jī)客戶端可通過網(wǎng)絡(luò)對服務(wù)器進(jìn)行遠(yuǎn)程訪問，接收編碼數(shù)據(jù)，使用H．264解碼算法重建圖像并實(shí)時顯示，使監(jiān)控人員有效地掌握現(xiàn)場情況， 在嵌入式圖像服務(wù)器設(shè)計階段，本文首先進(jìn)行了芯片選型與開發(fā)平臺選擇。然后構(gòu)建圖像采集子系統(tǒng)，采用雙緩存乒乓交換的方法設(shè)計圖像采集用戶自定義模塊。接著設(shè)計雙Nios Ⅱ架構(gòu)的SOPC系統(tǒng)，闡述了雙軟核設(shè)計中定制連接、內(nèi)存芯片共享、數(shù)據(jù)搬移、通信與互斥的解決方法。同時完成了網(wǎng)絡(luò)服務(wù)器的設(shè)計，采用μC/OS-Ⅱ進(jìn)行多任務(wù)的管理與調(diào)度， H．264視頻壓縮編解碼算法設(shè)計與實(shí)現(xiàn)是本文的重點(diǎn)。文中首先分析H．264．標(biāo)準(zhǔn)，規(guī)劃編解碼器結(jié)構(gòu)。接著設(shè)計了16×16幀內(nèi)預(yù)測算法，并設(shè)計宏塊掃描方式，采用兩次判決策略進(jìn)行預(yù)測模式選擇。然后設(shè)計4×4子塊掃描方式，編寫整數(shù)變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結(jié)合的方案，針對除拖尾系數(shù)之外的非零系數(shù)值編碼子算法，實(shí)現(xiàn)了一種基于表示范圍判別的編碼方法。最后設(shè)計了網(wǎng)絡(luò)傳輸?shù)拇a流組成格式，并針對編碼算法設(shè)計相應(yīng)解碼算法。使用VC++完成算法驗(yàn)證，并進(jìn)行測試，觀察不同參數(shù)下壓縮率與失真度的變化。 算法驗(yàn)證完成后，本文進(jìn)行了PC機(jī)客戶端設(shè)計，使其具有遠(yuǎn)程訪問、H．264解碼與實(shí)時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務(wù)器與若干客戶端接入網(wǎng)絡(luò)進(jìn)行聯(lián)合調(diào)試，構(gòu)建完整的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)， 實(shí)驗(yàn)結(jié)果表明，本系統(tǒng)視頻壓縮率高，監(jiān)控圖像質(zhì)量良好，充分證明了系統(tǒng)軟硬件與圖像編解碼算法設(shè)計成功。本系統(tǒng)具有成本低、擴(kuò)展性好及適用范圍廣等優(yōu)點(diǎn)，發(fā)展前景十分廣闊。
標(biāo)簽： FPGA 264 網(wǎng)絡(luò)視頻監(jiān)控 實(shí)現(xiàn)研究
上傳時間： 2013-08-03
上傳用戶：88mao
JPEG2000是新一代的靜態(tài)圖像壓縮標(biāo)準(zhǔn)，它相比JPEG有很多新的特性，如漸進(jìn)傳輸和感興趣區(qū)域編碼等，因而它具有廣闊的應(yīng)用前景，特別是在數(shù)碼相機(jī)、PDA等便攜式設(shè)備中。 JPEG2000的核心主要包括小波變換和基于最優(yōu)化截斷點(diǎn)的嵌入式塊編碼(EBCOT)算法，其計算復(fù)雜度遠(yuǎn)遠(yuǎn)高于JPEG，完全采用軟件方案實(shí)現(xiàn)將會占用大量的處理器時間和內(nèi)存開銷，而且速度較慢，實(shí)時處理的能力較差。為了推廣JPEG2000在便攜式產(chǎn)品、消費(fèi)類電子產(chǎn)品中的應(yīng)用，打開巨大的潛在市場，研究硬件實(shí)現(xiàn)的算法實(shí)時處理方案具有重要的應(yīng)用價值。 EBCOT算法是一個兩層的編碼引擎，其中的上下文編碼的運(yùn)算量約占到總運(yùn)算量的50％，是提高編碼速度的關(guān)鍵算法之一。由于上下文編碼大部分都是邏輯運(yùn)算，沒有復(fù)雜的數(shù)學(xué)運(yùn)算，但邏輯控制流程復(fù)雜繁瑣，對存儲器訪問頻繁，采用DSP或者其他的通用處理器通過指令控制實(shí)現(xiàn)該算法，未能顯著提高編碼速度。本文采用FPGA芯片，以電路邏輯的方式來實(shí)現(xiàn)該算法并進(jìn)行優(yōu)化，在研究和分析了上下文編碼算法運(yùn)算特點(diǎn)的基礎(chǔ)上，設(shè)計了列判斷和交錯存儲相結(jié)合的硬件實(shí)現(xiàn)方案，并采用硬件描述語言Verilog在寄存器傳輸級描述了相應(yīng)的硬件電路。通過功能仿真和邏輯綜合后，所獲得的上下文編碼模塊最大時鐘頻率為101MHz，且能在130ms內(nèi)完成對一幅512×512灰度圖像的編碼，性能比Jasper軟件中的實(shí)現(xiàn)方案提高了75％。 JPEG2000的一個重要特性是其具有漸進(jìn)傳輸?shù)哪芰Γa流組織是獲得漸進(jìn)傳輸特性的技術(shù)關(guān)鍵。碼流組織通過在輸出碼流中安排數(shù)據(jù)包的先后順序來實(shí)現(xiàn)漸進(jìn)傳輸?shù)哪康摹１疚膶PEG2000中實(shí)現(xiàn)漸進(jìn)傳輸?shù)臋C(jī)制進(jìn)行了分析，并研究了碼流組織的算法實(shí)現(xiàn)。 為了對JPEG2000算法實(shí)現(xiàn)進(jìn)行驗(yàn)證，本文設(shè)計了基于FPGA和ARM的驗(yàn)證實(shí)驗(yàn)平臺，其中FPGA主要完成算法中運(yùn)算量較大的小波變換、上下文編碼和算術(shù)編碼，而ARM處理器則完成碼流組織、數(shù)據(jù)打包以及和PC機(jī)的通信。本文在該平臺上對所設(shè)計的上下文編碼算法和碼流組織模塊的設(shè)計進(jìn)行了驗(yàn)證，實(shí)驗(yàn)結(jié)果表明本文設(shè)計的算法模塊功能正確，并在一定程度上提高了編碼速度。
上傳時間： 2013-04-24
上傳用戶：獨(dú)孤求源
該文針對復(fù)雜信號實(shí)時處理的困難,提出了采用FPGA來實(shí)現(xiàn)信號處理的方法,并根據(jù)系統(tǒng)需要設(shè)計了一個嵌入式實(shí)驗(yàn)平臺.根據(jù)FPGA實(shí)現(xiàn)信號處理的關(guān)鍵點(diǎn):設(shè)計合理的FPGA結(jié)構(gòu),體現(xiàn)算法的并行性和流水性,論文著重分析了用FPGA實(shí)現(xiàn)陣列結(jié)構(gòu)處理的具體方法和實(shí)現(xiàn)過程.論文從分析算法的并行度入手,提出用相關(guān)圖方法直觀反映算法的相關(guān)性,在此基礎(chǔ)上設(shè)計了算法的信號流圖結(jié)構(gòu)和脈動陣列結(jié)構(gòu).并針對典型信號處理算法(矩陣運(yùn)算、卷積運(yùn)算)進(jìn)行了并行度分析,相關(guān)圖設(shè)計和從相關(guān)圖導(dǎo)出脈動陣列結(jié)構(gòu)的研究.同時針對FPGA特點(diǎn),提出了采用CORDIC結(jié)構(gòu)來設(shè)計通用運(yùn)算單元,給出其流水實(shí)現(xiàn)的結(jié)構(gòu),結(jié)合脈動陣列結(jié)構(gòu)提高了矩陣運(yùn)算性能.最后設(shè)計一個以32位CPU為核心的實(shí)驗(yàn)平臺,編寫了啟動程序和診斷程序.
標(biāo)簽： FPGA 信號處理 法的研究 實(shí)驗(yàn)
上傳時間： 2013-04-24
上傳用戶：1427796291
信號與線性系統(tǒng)分析教程信號與線性系統(tǒng)分析教程
標(biāo)簽： 信號與 線性系統(tǒng)分析
上傳時間： 2013-07-23
上傳用戶：dpuloku
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
