采用現(xiàn)場(chǎng)可編程門陣列(FPGA)可以快速實(shí)現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時(shí)常常需要數(shù)小時(shí)的時(shí)間，以至于許多設(shè)計(jì)者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價(jià)來提高編制速度。電路編制過程中大部分時(shí)間花費(fèi)在布線階段，因此有效的布線算法能極大地減少布線時(shí)間。 許多布線算法已經(jīng)被開發(fā)并獲得應(yīng)用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當(dāng)前最為流行的兩種。然而它們各有缺點(diǎn)：基于SAT的布線算法在可擴(kuò)展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當(dāng)實(shí)際問題具有嚴(yán)格的布線約束條件時(shí)，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結(jié)果可歸納如下。 1、在全面調(diào)查FPGA結(jié)構(gòu)的最新研究動(dòng)態(tài)的基礎(chǔ)上，確定了一種FPGA布線結(jié)構(gòu)模型，即一個(gè)基于SRAM的對(duì)稱陣列(島狀)FPGA結(jié)構(gòu)作為研究對(duì)象，該模型僅需3個(gè)適合的參數(shù)即能表示布線結(jié)構(gòu)。為使所有布線算法可在相同平臺(tái)上運(yùn)行，選擇了美國北卡羅來納州微電子中心的20個(gè)大規(guī)模電路作為基準(zhǔn)，并在布線前采用VPR399對(duì)每個(gè)電路都生成30個(gè)布局，從而使所有的布線算法都能夠直接在這些預(yù)制電路上運(yùn)行。 2、詳細(xì)研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協(xié)商的性能驅(qū)動(dòng)的布線算法PathFinder，一種快速的時(shí)延驅(qū)動(dòng)的布線算法VPR430和一種協(xié)商A
上傳時(shí)間： 2013-05-18
上傳用戶：ukuk
電源測(cè)量與分析入門手冊(cè) 本入門手冊(cè)將主要介紹如何使用示波器和專用軟件進(jìn)行開關(guān)電源設(shè)計(jì)測(cè)量。兩個(gè)不同版本。都是中文的。 目錄 簡介 電源設(shè)計(jì)中的問題以及測(cè)量要求 示波器與電源測(cè)量 開關(guān)電源基礎(chǔ) 準(zhǔn)備進(jìn)行電源測(cè)量 在一次采集中同時(shí)測(cè)量100 伏和100 毫伏電壓 消除電壓探頭和電流探頭之間的時(shí)間偏差 消除探頭零偏和噪聲 電源測(cè)量中記錄長度的作用 識(shí)別真正的Ton 與Toff 轉(zhuǎn)換 有源器件測(cè)量：開關(guān)元件 開關(guān)器件的功率損耗理論 截止損耗 開通損耗 詳細(xì)了解SMPS 的功率損耗 安全工作區(qū) 動(dòng)態(tài)導(dǎo)通電阻 di/dt dv/dt 無源器件測(cè)量：磁性元件 電感基礎(chǔ) 用示波器進(jìn)行電感測(cè)量 磁性元件功率損耗基礎(chǔ) 用示波器進(jìn)行磁性元件功率損耗測(cè)量 磁特性基礎(chǔ) 用示波器測(cè)量磁性元件特性 輸入交流供電測(cè)量 電源質(zhì)量測(cè)量基礎(chǔ) SMPS 的電源質(zhì)量測(cè)量 用示波器測(cè)量電源質(zhì)量 使用正確的工具 用示波器進(jìn)行電源質(zhì)量測(cè)量
上傳時(shí)間： 2013-07-03
上傳用戶：jjj0202
此電路為05年參加全國大學(xué)生電子賽數(shù)控恒流源中壓控電流源部分的電路圖,輸出電流可在0-2000mA之間可調(diào).
標(biāo)簽： 壓控恒流源
上傳時(shí)間： 2013-06-10
上傳用戶：boyaboy
基于過采樣和∑-△噪聲整形技術(shù)的DAC能夠可靠地把數(shù)字信號(hào)轉(zhuǎn)換為高精度的模擬信號(hào)(大于等于16位)。采用這一架構(gòu)進(jìn)行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點(diǎn)，例如極低的失配噪聲和更高的可靠性，便于實(shí)現(xiàn)嵌入式集成等，最重要的是可以得到其他DAC結(jié)構(gòu)所無法達(dá)到的精度和動(dòng)態(tài)范圍。在高精度測(cè)量，音頻轉(zhuǎn)換，汽車電子等領(lǐng)域有著廣泛的應(yīng)用價(jià)值。 本文采用∑-△結(jié)構(gòu)以FPGA方式實(shí)現(xiàn)了一個(gè)具有高精度的數(shù)模轉(zhuǎn)換器，在24比特的輸入信號(hào)下，達(dá)到了約150dB的信噪比。作為一個(gè)靈活的音頻DAC實(shí)現(xiàn)方案。該DAC可以對(duì)CD/DVD/HDCD/SACD等多種制式下的音頻信號(hào)進(jìn)行處理，接受并轉(zhuǎn)換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數(shù)據(jù)，具備良好的兼容性和通用性。 由于非線性和不穩(wěn)定性的存在，高階∑-△調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)存在較大的難度。本文綜合大量文獻(xiàn)中的經(jīng)驗(yàn)原則和方法，闡述了穩(wěn)定的高階高精度調(diào)制器的設(shè)計(jì)流程；并據(jù)此設(shè)計(jì)了達(dá)到24bit精度和滿量程輸入范圍的的5階128倍調(diào)制器。本文創(chuàng)新性地提出了∑-△調(diào)制器的一種高效率流水線實(shí)現(xiàn)結(jié)構(gòu)。分析表明，與其他常見的∑-△調(diào)制器實(shí)現(xiàn)結(jié)構(gòu)相比，本方案具有結(jié)構(gòu)簡單、運(yùn)算單元少等優(yōu)點(diǎn)；此外在同樣信號(hào)采樣率下，調(diào)制器所需的時(shí)鐘頻率大大降低。 文中的過采樣濾波模塊采用三級(jí)半帶濾波器和一個(gè)可變CIC濾波器級(jí)聯(lián)組成，可以達(dá)到最高128倍的過采樣比，同時(shí)具有良好的通帶和阻帶特性。在半帶濾波器的設(shè)計(jì)中采用了CSD編碼，使結(jié)構(gòu)得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結(jié)構(gòu)，讓使用者能夠方便地控制過采樣比和調(diào)制器階數(shù)。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實(shí)現(xiàn)對(duì)于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調(diào)制器的重構(gòu)，則可以將調(diào)制器由高精度的5階模式改變?yōu)楣母偷?階模式，滿足不同分辨率信號(hào)輸入時(shí)的不同精度要求。這是本文的另一創(chuàng)新之處。 目前，該過采樣DAC已經(jīng)在XilinxVirtexⅡ系列FPGA器件下得到硬件實(shí)現(xiàn)和驗(yàn)證。測(cè)試表明，對(duì)于從32kHz到192kHz的不同輸入信號(hào)，該DAC模塊輸出1比特碼流的帶內(nèi)信噪比均能滿足24比特?cái)?shù)據(jù)轉(zhuǎn)換應(yīng)用的分辨率要求。
上傳時(shí)間： 2013-07-08
上傳用戶：從此走出陰霾
可調(diào)恒壓恒流維修電源制作，適合一般初學(xué)者制作使用
標(biāo)簽： 30 恒壓 可調(diào)穩(wěn)壓電源 恒流
上傳時(shí)間： 2013-05-21
上傳用戶：xhz1993
基于嵌入式技術(shù)的遠(yuǎn)程監(jiān)控系統(tǒng)可以達(dá)到動(dòng)態(tài)、無死角的監(jiān)控目的，可以對(duì)一些特殊環(huán)境進(jìn)行遠(yuǎn)程監(jiān)視和控制，且不受濕度、溫度等條件的影響，廣泛應(yīng)用于軍事、交通、智能家居、醫(yī)療監(jiān)護(hù)等多個(gè)領(lǐng)域。可以解決傳統(tǒng)監(jiān)控系統(tǒng)將圖像采集設(shè)備固定在一個(gè)地方而使監(jiān)控范圍有限，適用場(chǎng)合少等弊端。 本文設(shè)計(jì)了一款基于ARM和FPGA的遠(yuǎn)程監(jiān)控系統(tǒng)。首先在對(duì)遠(yuǎn)程監(jiān)控系統(tǒng)功能分析的基礎(chǔ)上，設(shè)計(jì)了以ARM為主控制器和FPGA為輔助控制器的硬件電路，采用ARM芯片控制圖像采集、速度采集、網(wǎng)絡(luò)傳輸?shù)雀蓴_小的模塊，采用FPGA芯片控制電機(jī)驅(qū)動(dòng)、舵機(jī)驅(qū)動(dòng)、電池監(jiān)控等干擾大的模塊，大大提高了系統(tǒng)的穩(wěn)定性；其次設(shè)計(jì)了基于WinCE操作系統(tǒng)的圖像采集、GPIO、PWM、外中斷EINT-19的流接口驅(qū)動(dòng)程序；同時(shí)設(shè)計(jì)了基于WinCE操作系統(tǒng)的圖像采集及壓縮、網(wǎng)絡(luò)通信、車模速度采集的應(yīng)用程序；FPGA內(nèi)部邏輯電路采用Verilog語言完成電源監(jiān)控、舵機(jī)控制、直流電機(jī)控制等功能。 本系統(tǒng)集圖像采集和壓縮、運(yùn)動(dòng)控制、網(wǎng)絡(luò)傳輸于一體。其圖像采集速度達(dá)30幀/秒，圖像分辨率達(dá)640x480，JPEG壓縮比達(dá)10：1，控制命令響應(yīng)時(shí)間為1s，網(wǎng)絡(luò)傳輸速率達(dá)10Mbps。其功能擴(kuò)展容易，功耗低，體積小，抗干擾能力強(qiáng)，具有很好的市場(chǎng)前景。
標(biāo)簽： FPGA ARM 遠(yuǎn)程監(jiān)控 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-06-18
上傳用戶：heart520beat
·Matlab實(shí)現(xiàn)多線性主成份分析(MPCA)
上傳時(shí)間： 2013-06-30
上傳用戶：duoshen1989
·變頻器電路維修與故障實(shí)例分析
標(biāo)簽： 變頻器 分 電路維修 故障實(shí)例
上傳時(shí)間： 2013-04-24
上傳用戶：ywqaxiwang
·集成運(yùn)算放大器分析與設(shè)計(jì)
標(biāo)簽： 集成運(yùn)算放大器 分
上傳時(shí)間： 2013-04-24
上傳用戶：kakuki123
·紅外成像制導(dǎo)導(dǎo)彈自動(dòng)目標(biāo)識(shí)別應(yīng)用現(xiàn)狀的分析
標(biāo)簽： 紅外成像 制導(dǎo) 分 導(dǎo)彈
上傳時(shí)間： 2013-07-29
上傳用戶：Wibbly
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<dl id="iuguy"></dl>