該文檔為單片機流水燈匯編實現程序總結文檔，是一份不錯的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，，，，，
標簽： 單片機
上傳時間： 2022-07-26
上傳用戶：zhanglei193
該文檔為基于89C51單片機流水燈匯編程序精講文檔，是一份不錯的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，，，，，
標簽： 89c51 單片機 流水燈 匯編程序
上傳時間： 2022-07-27
上傳用戶：aben
該文檔為單片機入門匯編程序--流水燈顯示數據的串行發送精講文檔，是一份不錯的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，，，，，
上傳時間： 2022-07-28
上傳用戶：
非接觸式IC卡節水控制器（簡稱水控器或水控機），就是采用非接觸式IC卡讀寫器控制出水，對用水實行無人收費管理]。它是一種集計量功能及控制功能為一體的裝置，是一種利用現代微電子技術、現代傳感技術、非接觸式IC卡技術對用水量進行計量并能進行用水數據傳遞及結算交易的新型裝置。有水龍頭流水的場所都可以利用控制器達到節水的目的。如：浴室、集體和個人公寓、開水房等場所。該裝置采用國內最常見的Philips公司生產的Mifare1 S50非接觸式IC卡作為通訊卡，具有體積小、攜帶方便、防水防潮、堅固耐磨等優點，并且能方便的配合售飯機、門禁系統、考勤系統等一起使用，構成校園一卡通、企業一卡通系統。
標簽： 非接觸式 IC卡 控制器
上傳時間： 2013-04-24
上傳用戶：sk5201314
前面我們已經完成了第一個實例：流水燈的實驗。今天我們開始進行第二個實例的學習：8位數碼管的顯示。
標簽： AVR 8位 單片機
上傳時間： 2013-05-23
上傳用戶：情義強哥
自制51單片機學習板:串行通訊程序實用的時鐘鬧鐘程序使用按鍵切換花樣和速度的流水燈程序顯示數字、按鍵發聲程序
標簽： 單片機實驗板
上傳用戶：思琦琦
搖搖棒，搖動時顯示你載入的漢字，不搖動時，流水燈顯示，附帶原理圖，PCB圖，漢字取模軟件，C語言源程序！
標簽： 10 14 搖搖棒
上傳用戶：afeiafei309
數字信息時代帶來了“信息大爆炸”，使數據量大增，而數字圖像數據更是如此，如果不對圖像數據進行有效的壓縮，那么圖像信息的存儲與傳輸將無法進行。顯然，尋求一種高效的圖像壓縮系統具有很大的現實意義。 本文基于大規模現場可編程邏輯陣列(FPGA)和高速數字信號處理器(DSP)協同作業，來完成實時圖像處理的系統設計。出于對系統設計上的性能和功耗方面的考慮，系統中FPGA 選用的是ALTERA公司的Cyclone系列芯片EP1C12Q240C8，DSP選用的是TI公司的55x系列芯片TMS320VC5502。該系統集圖像采集、壓縮、顯示和存儲功能于一體，其中DSP為主處理器負責圖像處理，FPGA為協處理器負責系統的所有數字邏輯控制。FPGA和DSP的工作之間形成流水，并且借助于一片雙口RAM(CY7C025AV-15AI)完成兩者的通訊。結合FPGA和DSP自身的特點，本文提出一種新穎的信息通信方式，借助于一片雙口RAM，其內部按其存儲空間等分兩塊，利用乒乓技術完成對高速實時的圖像數據緩沖。 該系統從視頻采集、傳輸、壓縮到圖像存儲等整個過程的工作，分別由FPGA和DSP承擔。充分考慮到它們自身的優缺點，在滿足系統實時性要求的同時，結構靈活，便于以后的擴展與升級。結果表明，在TMS320VC5502實現了對采集圖像的JPEG壓縮，效果良好且滿足了實時性的要求，因此系統的功能得到了總體上的驗證。 關鍵詞：圖像處理；FPGA；DSP；JPEG
標簽： FPGA DSP 實時圖像
上傳時間： 2013-06-11
上傳用戶：hjshhyy
在現代電子系統中，數字化已經成為發展的必然趨勢，接收機數字化是電子系統數字化中的一項重要內容，對數字化接收機的研究具有重要的意義。隨著數字化理論和微電子技術的迅速發展，高速的中頻數字化接收機的實現已經成為可能。本文研究了一種基于FPGA的軟件無線電數字接收平臺的設計，并著重研究了其中數字中頻處理單元的設計和實現。FPGA器件具有設計靈活、開發周期短和開發成本低等優點，所以廣泛應用于各種通信系統中。相比于傳統的DSP串行結構，FPGA能夠進行流水線性設計，對數據進行并行處理，所以FPGA在進行數據量大，要求實時處理的系統設計時有很大的優勢。 本文首先首先分析了軟件無線電當前的發展趨勢及技術現狀，針對存在的處理速度跟不上的DSP瓶頸問題，提出了中頻軟件無線電的FPGA實現方案。本文以FPGA實現為重點，在深入分析軟件無線電相關理論的基礎上，著重研究和完成了中頻軟件無線電數字接收平臺兩大模塊的FPGA實現：數字下變頻相關模塊和數字調制解調模塊。其中，在深入研究數字下變頻實現結構的基礎上，首先對數字下變頻模塊的數控振蕩器(NCO)采用了直接頻率合成技術(DDS)實現，其頻率分辨率高，靈活，易于實現；高效抽取濾波器組由積分梳狀濾波器(CIC)，半帶濾波器(HB)，FIR濾波器組成。對積分梳狀濾波器(CIC)本文采用了Hogenaur“剪除”理論對內部寄存器的位寬進行改進，極大地節約了資源，提高了運行速率。對FIR濾波器和半帶濾波器采用了(DA)分布式算法，它的運行速度只與數據的寬度有關，只有加減法運算和二進制除法，既縮減了系統資源又大大節省了運算時間，實現了高效的實時處理。對數字調制解調模塊，重點研究和完成了2ASK和2FSK的調制解調的FPGA實現，模塊有很好的通用性，能方便地移植到其它的系統中。在文章的最后還對整個系統進行了Matlab仿真，驗證了系統設計思想的正確性。在系統各個關鍵模塊的設計過程中，都是先依據一定的設計指標進行verilog編程，然后再在Quartus軟件中編譯，時序仿真測試，并與Matlab仿真結果進行對比，驗證設計的正確性。
標簽： FPGA 軟件無線電 數字接收機
上傳時間： 2013-05-18
上傳用戶：450976175
當今，移動通信正處于向第四代通信系統發展的階段，OFDM技術作為第四代數字移動通信(4G)系統的關鍵技術之一，被包括LTE在內的眾多準4G協議所采用。IDFT/DFT作為OFDM系統中的關鍵功能模塊，其精度對基帶解調性能產生著重大的影響，尤其對LTE上行所采用的SC_FDMA更是如此。為了使定點化IDFT/DFT達到較好的性能，本文采用數字自動增益控制(DAGC)技術，以解決過大輸入信號動態范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問題。 首先，本文簡單介紹了較為成熟的AAGC(模擬AGC)技術，并重點關注近年來為了改善其性能而興起的數字化AGC技術，它們主要用于壓縮ADC輸入動態范圍以防止其飽和。針對基帶處理中具有累加特性的定點化IDFT/DFT技術，進一步分析了AAGC技術和基帶DAGC在實施對象，實現方法等上的異同點，指出了基帶DAGC的必要性。 其次，根據LTE協議，搭建了從調制到解調的基帶PUSCH處理鏈路，并針對基于DFT的信道估計方法的缺點，使用簡單的兩點替換實現了優化，通過高斯信道下的MATLAB仿真，證明其可以達到理想效果。仿真結果還表明，在不考慮同步問題的高斯信道下，本文所搭建的基帶處理鏈路，采用64QAM進行調制，也能達到在SNR高于17dB時，硬判譯碼結果為極低誤碼率(BER)的效果。 再次，在所搭建鏈路的基礎上，通過理論分析和MATLAB仿真，證明了包括時域和頻域DAGC在內的基帶DAGC具有穩定接收鏈路解調性能的作用。同時，通過對幾種DAGC算法的比較后，得到的一套適用于實現的基帶DAGC算法，可以使IDFT/DFT的輸出SNR處于最佳范圍，從而滿足LTE系統基帶解調的要求。針對時域和頻域DAGC的差異，分別選定移位和加法，以及查表的方式進行基帶DAGC算法的實現。 最后，本文對選定的基帶DAGC算法進行了FPGA設計，仿真、綜合和上板結果說明，時域和頻域DAGC實現方法占用資源較少，容易進行集成，能夠達到的最高工作頻率較高，完全滿足基帶處理的速率要求，可以流水處理每一個IQ數據，使之滿足基帶解調性能。
標簽： DAGC FPGA LTE
上傳時間： 2013-05-17
上傳用戶：laozhanshi111
蟲蟲下載站版權所有 京ICP備2021023401號-1
<delect id="muoki"></delect>
