亚洲精品aaaaa,久久久www成人免费毛片麻豆,国产成人影院

混合算法

基于混合最優(yōu)算法的高精度數(shù)控直流電源設(shè)計(jì)

基于混合最優(yōu)算法的這是一份非常不錯(cuò)的資料，歡迎下載，希望對(duì)您有幫助！

標(biāo)簽： 混合最優(yōu)算法

上傳時(shí)間： 2021-11-11

上傳用戶：bluedrops
RBF神經(jīng)網(wǎng)絡(luò)參數(shù)估計(jì)的兩種混合優(yōu)化算法

該文檔為RBF神經(jīng)網(wǎng)絡(luò)參數(shù)估計(jì)的兩種混合優(yōu)化算法簡(jiǎn)介文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

標(biāo)簽： rbf 神經(jīng)網(wǎng)絡(luò) 參數(shù)估計(jì)

上傳時(shí)間： 2021-11-14

上傳用戶：默默
帶時(shí)間窗車輛路徑問題的混合改進(jìn)型螞蟻算法

帶時(shí)間窗車輛路徑問題的混合改進(jìn)型螞蟻算法

標(biāo)簽： 螞蟻算法

上傳時(shí)間： 2022-03-12

上傳用戶：
求解旅行商問題的高效自適應(yīng)混合螞蟻算法

求解旅行商問題的高效自適應(yīng)混合螞蟻算法

標(biāo)簽： 螞蟻算法

上傳時(shí)間： 2022-03-12

上傳用戶：得之我幸78
基于遺傳算法的異步電機(jī)多目標(biāo)優(yōu)化設(shè)計(jì)的研究.rar

電機(jī)優(yōu)化設(shè)計(jì)是復(fù)雜的有約束、非線性、混合離散多變量規(guī)劃問題.該文在對(duì)電機(jī)優(yōu)化設(shè)計(jì)理論進(jìn)行研究的基礎(chǔ)上,從一般傳統(tǒng)的優(yōu)化方法入手,對(duì)電機(jī)的全局優(yōu)化設(shè)計(jì)方法特別是遺傳算法進(jìn)行了詳細(xì)的研究和探討.該論文的主要工作包括:(1)對(duì)適應(yīng)于電機(jī)優(yōu)化設(shè)計(jì)的常用傳統(tǒng)優(yōu)化方法(HOOKE-JEEVES法、MDOD法和SUMT法)進(jìn)行了較為詳細(xì)的研究,給出了各種方法的計(jì)算流程和步驟;(2)對(duì)全局優(yōu)化的理論和方法進(jìn)行了研究,分析了全局優(yōu)化方法中的隨機(jī)實(shí)驗(yàn)法、模擬退火算法和模擬進(jìn)化算法各自的特點(diǎn),對(duì)遺傳算法的工作原理及其諸要素進(jìn)行了詳細(xì)的探討;(3)在對(duì)遺傳算法的基本原理進(jìn)行研究的基礎(chǔ)上,進(jìn)行了電機(jī)優(yōu)化設(shè)計(jì)遺傳算法的研究,分析了各要素對(duì)電機(jī)優(yōu)化設(shè)計(jì)遺傳算法性能的影響;(4)建立了三相異步電機(jī)多目標(biāo)優(yōu)化設(shè)計(jì)的數(shù)學(xué)模型,分別編制了基于HOOKE-JEEVES法、MDOD法和多輪進(jìn)化遺傳算法的電機(jī)優(yōu)化設(shè)計(jì)程序,并對(duì)使用各種優(yōu)化方法優(yōu)化的結(jié)果進(jìn)行了對(duì)比分析.

標(biāo)簽： 算法異步電機(jī) 多目標(biāo)

上傳時(shí)間： 2013-04-24

上傳用戶：tonyshao
混合動(dòng)力車用驅(qū)動(dòng)電機(jī)矢量控制系統(tǒng)研究.rar

混合動(dòng)力電動(dòng)汽車(HEV)作為降低城市汽車尾氣污染、減少油耗和調(diào)整能源結(jié)構(gòu)的行業(yè)新技術(shù)，前景十分廣闊，日益受到人們的關(guān)注，其開發(fā)也成為新的熱點(diǎn)。驅(qū)動(dòng)電機(jī)及其控制系統(tǒng)是HEV的核心部分，其性能的優(yōu)劣很大程度上決定了車輛的動(dòng)態(tài)性能，因此對(duì)其進(jìn)行研究具有重要的理論意義和應(yīng)用價(jià)值。本文主要研究混合動(dòng)力車用交流驅(qū)動(dòng)電機(jī)控制系統(tǒng)，以高性能的數(shù)字信號(hào)處理器(DSP)為核心，采用轉(zhuǎn)子磁鏈定向矢量控制(FOC)算法，設(shè)計(jì)了一種基于DSP的交流驅(qū)動(dòng)電機(jī)控制器。主要研究?jī)?nèi)容如下：首先，在分析國(guó)內(nèi)外研究狀況和比較幾種常用驅(qū)動(dòng)電機(jī)的基礎(chǔ)上，結(jié)合HEV對(duì)驅(qū)動(dòng)電機(jī)的特性要求，選擇交流異步電機(jī)作為HEV的驅(qū)動(dòng)電機(jī)和基于轉(zhuǎn)子磁鏈定向的矢量控制技術(shù)作為系統(tǒng)開發(fā)方案。其次，以交流異步電機(jī)的動(dòng)態(tài)數(shù)學(xué)模型為基礎(chǔ)建立了轉(zhuǎn)子磁鏈位置的電流計(jì)算模型，實(shí)現(xiàn)交流電機(jī)轉(zhuǎn)矩和勵(lì)磁電流分量的有效解耦。結(jié)合矢量控制理論及電壓空間矢量脈寬調(diào)制(SVPWM)技術(shù)給出了混合動(dòng)力車用驅(qū)動(dòng)電機(jī)矢量控制系統(tǒng)結(jié)構(gòu)框圖。最后，以一臺(tái)5kw異步電機(jī)作為控制對(duì)象，搭建了系統(tǒng)主電路。系統(tǒng)控制電路以TMS32OLF2407A DSP為核心，由電流、電壓及速度等檢測(cè)模塊和CAN總線通信模塊組成。系統(tǒng)以CCS2集成開發(fā)環(huán)境為平臺(tái)，采用匯編語言編程，設(shè)計(jì)了基于DSP的矢量控制具體的軟件實(shí)現(xiàn)方法，實(shí)現(xiàn)了全數(shù)字化的HEV驅(qū)動(dòng)電機(jī)矢量控制系統(tǒng)。論文給出了驅(qū)動(dòng)電機(jī)運(yùn)行的調(diào)試結(jié)果并進(jìn)行了分析。實(shí)驗(yàn)表明該控制系統(tǒng)響應(yīng)速度快，電壓利用率高，動(dòng)態(tài)性能好，能夠滿足HEV對(duì)驅(qū)動(dòng)電機(jī)動(dòng)態(tài)和靜態(tài)性能的要求，對(duì)開發(fā)出低成本、高性能的電機(jī)驅(qū)動(dòng)控制系統(tǒng)具有實(shí)用價(jià)值。

標(biāo)簽： 混合動(dòng)力車用矢量控制

上傳時(shí)間： 2013-07-06

上傳用戶：banyou
SVPWM算法優(yōu)化及其FPGACPLD實(shí)現(xiàn).rar

電壓空間矢量脈沖寬度調(diào)制技術(shù)是一種性能優(yōu)越、易于數(shù)字化實(shí)現(xiàn)的脈沖寬度調(diào)制方案。在常規(guī)SVPWM算法中，判定等效電壓空間矢量所處扇區(qū)位置時(shí)需要進(jìn)行坐標(biāo)旋轉(zhuǎn)和反正切三角函數(shù)的運(yùn)算，計(jì)算特定電壓空間矢量作用時(shí)間時(shí)需要進(jìn)行正弦、余弦三角函數(shù)的運(yùn)算以及過飽和情況下的歸一化處理過程，同時(shí)，在整個(gè)SVPWM算法中還包含了無理數(shù)的運(yùn)算，這些復(fù)雜計(jì)算不可避免地會(huì)產(chǎn)生大量計(jì)算誤差，對(duì)高精度實(shí)時(shí)控制產(chǎn)生不可忽視的影響，而且這些復(fù)雜運(yùn)算的計(jì)算量大，對(duì)系統(tǒng)的處理速度要求高，程序設(shè)計(jì)復(fù)雜，系統(tǒng)運(yùn)行時(shí)間長(zhǎng)，占用系統(tǒng)資源多。因此，從工程實(shí)際應(yīng)用的角度出發(fā)，需要對(duì)常規(guī)SVPWM算法進(jìn)行優(yōu)化設(shè)計(jì)。本文提出的優(yōu)化SVPWM算法，只需進(jìn)行普通的四則運(yùn)算，計(jì)算非常簡(jiǎn)單，克服了上述常規(guī)SVPWM算法中的缺點(diǎn)，同時(shí)，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點(diǎn)置于各扇區(qū)中點(diǎn)的方法，達(dá)到降低三相橋式逆變電路中開關(guān)器件開關(guān)損耗的目的。SVPWM算法要求高速的數(shù)據(jù)處理能力，傳統(tǒng)的MCU、DSP都難以滿足其要求，而具有高速數(shù)據(jù)處理能力的FPGA/CPLD則可以很好的實(shí)現(xiàn)SVPWM的控制功能，在實(shí)時(shí)性、靈活性等方面有著MCU、DSP無法比擬的優(yōu)越性。本文利用MATLAB/Simulink軟件對(duì)優(yōu)化的SVPWM系統(tǒng)原型進(jìn)行建模和仿真，當(dāng)仿真效果達(dá)到SVPWM系統(tǒng)控制要求后，在XilinxISE環(huán)境下采用硬件描述語言設(shè)計(jì)輸入方法與原理圖設(shè)計(jì)輸入方法相結(jié)合的混合設(shè)計(jì)輸入方法進(jìn)行FPGA/CPLD的電路設(shè)計(jì)與輸入，建立相同功能的SVPWM系統(tǒng)模型，然后利用ISESimulator（VHDL/Verilog）仿真器進(jìn)行功能仿真和性能分析，驗(yàn)證了本文提出的SVPWM優(yōu)化設(shè)計(jì)方案的可行性和有效性。

標(biāo)簽： FPGACPLD SVPWM 算法優(yōu)化

上傳時(shí)間： 2013-06-27

上傳用戶：小儒尼尼奧
SVPWM算法優(yōu)化及其FPGACPLD實(shí)現(xiàn).rar

電壓空間矢量脈沖寬度調(diào)制技術(shù)是一種性能優(yōu)越、易于數(shù)字化實(shí)現(xiàn)的脈沖寬度調(diào)制方案。在常規(guī)SVPWM算法中，判定等效電壓空間矢量所處扇區(qū)位置時(shí)需要進(jìn)行坐標(biāo)旋轉(zhuǎn)和反正切三角函數(shù)的運(yùn)算，計(jì)算特定電壓空間矢量作用時(shí)間時(shí)需要進(jìn)行正弦、余弦三角函數(shù)的運(yùn)算以及過飽和情況下的歸一化處理過程，同時(shí)，在整個(gè)SVPWM算法中還包含了無理數(shù)的運(yùn)算，這些復(fù)雜計(jì)算不可避免地會(huì)產(chǎn)生大量計(jì)算誤差，對(duì)高精度實(shí)時(shí)控制產(chǎn)生不可忽視的影響，而且這些復(fù)雜運(yùn)算的計(jì)算量大，對(duì)系統(tǒng)的處理速度要求高，程序設(shè)計(jì)復(fù)雜，系統(tǒng)運(yùn)行時(shí)間長(zhǎng)，占用系統(tǒng)資源多。因此，從工程實(shí)際應(yīng)用的角度出發(fā)，需要對(duì)常規(guī)SVPWM算法進(jìn)行優(yōu)化設(shè)計(jì)。本文提出的優(yōu)化SVPWM算法，只需進(jìn)行普通的四則運(yùn)算，計(jì)算非常簡(jiǎn)單，克服了上述常規(guī)SVPWM算法中的缺點(diǎn)，同時(shí)，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點(diǎn)置于各扇區(qū)中點(diǎn)的方法，達(dá)到降低三相橋式逆變電路中開關(guān)器件開關(guān)損耗的目的。SVPWM算法要求高速的數(shù)據(jù)處理能力，傳統(tǒng)的MCU、DSP都難以滿足其要求，而具有高速數(shù)據(jù)處理能力的FPGA/CPLD則可以很好的實(shí)現(xiàn)SVPWM的控制功能，在實(shí)時(shí)性、靈活性等方面有著MCU、DSP無法比擬的優(yōu)越性。本文利用MATLAB/Simulink軟件對(duì)優(yōu)化的SVPWM系統(tǒng)原型進(jìn)行建模和仿真，當(dāng)仿真效果達(dá)到SVPWM系統(tǒng)控制要求后，在XilinxISE環(huán)境下采用硬件描述語言設(shè)計(jì)輸入方法與原理圖設(shè)計(jì)輸入方法相結(jié)合的混合設(shè)計(jì)輸入方法進(jìn)行FPGA/CPLD的電路設(shè)計(jì)與輸入，建立相同功能的SVPWM系統(tǒng)模型，然后利用ISESimulator（VHDL/Verilog）仿真器進(jìn)行功能仿真和性能分析，驗(yàn)證了本文提出的SVPWM優(yōu)化設(shè)計(jì)方案的可行性和有效性。

標(biāo)簽： FPGACPLD SVPWM 算法優(yōu)化

上傳時(shí)間： 2013-07-30

上傳用戶：15953929477
ECC密碼算法的FPGA實(shí)現(xiàn)及優(yōu)化設(shè)計(jì)

　　本文主要對(duì)基于FPGA芯片的橢圓曲線密碼算法的實(shí)現(xiàn)及優(yōu)化設(shè)計(jì)進(jìn)行了研究。由于點(diǎn)乘運(yùn)算極大影響了橢圓曲線密碼系統(tǒng)的加/解密速度，本文對(duì)點(diǎn)乘運(yùn)算的FPGA設(shè)計(jì)進(jìn)行了重點(diǎn)優(yōu)化。首先比較分析了三種點(diǎn)乘算法，從運(yùn)算復(fù)雜度的角度確定了蒙哥馬里算法是最利于FPGA芯片實(shí)現(xiàn)的。然后根據(jù)蒙哥馬里算法，用VerilogHDL語言實(shí)現(xiàn)了基于FPGA芯片的橢圓域中的基本運(yùn)算(模加、模乘、模平方和模逆)。通過三種模乘算法在FPGA上的實(shí)現(xiàn)，設(shè)計(jì)出一種串并混合的乘法器，達(dá)到了面積與速度的最佳匹配。本文利用Modelsim對(duì)本課題設(shè)計(jì)的硬件系統(tǒng)進(jìn)行了仿真實(shí)驗(yàn)，驗(yàn)證了所設(shè)計(jì)的硬件系統(tǒng)完成了橢圓曲線密碼算法在FPGA上的實(shí)現(xiàn)。最后使用SynplifyPro進(jìn)行綜合及布局布線，綜合報(bào)告文件證明了本課題所設(shè)計(jì)的ECC加密系統(tǒng)達(dá)到了優(yōu)化芯片速度和面積的目的。

標(biāo)簽： FPGA ECC 密碼算法優(yōu)化設(shè)計(jì)

上傳時(shí)間： 2013-04-24

上傳用戶：thuyenvinh
AES加、解密算法的FPGA優(yōu)化設(shè)計(jì)

2000年10月2日，美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究所宣布采用Rijndael算法作為高級(jí)加密標(biāo)準(zhǔn)，并于2002年5月26日正式生效，AES算法將在今后很長(zhǎng)一段時(shí)間內(nèi)，在信息安全中扮演重要角色。因此，對(duì)AES算法實(shí)現(xiàn)的研究就成為了國(guó)內(nèi)外的熱點(diǎn)，會(huì)在信息安全領(lǐng)域得到廣泛的應(yīng)用。用FPGA實(shí)現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點(diǎn)。本論文就是針對(duì)AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實(shí)現(xiàn)問題，在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加、解密流程的基礎(chǔ)上，對(duì)AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容為： 1．確定了實(shí)現(xiàn)方案以及關(guān)鍵技術(shù)，在比較了常用的結(jié)構(gòu)后，采用了適合高速并行實(shí)現(xiàn)AES加、解密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu)，并給出了總體的設(shè)計(jì)框圖。由于流水線結(jié)構(gòu)不適用于反饋模式，為了達(dá)到較高的運(yùn)算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對(duì)各個(gè)子模塊的設(shè)計(jì)分別予以詳細(xì)分析，結(jié)合算法本身和FPGA的特點(diǎn)，采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算，列混合運(yùn)算和密鑰擴(kuò)展運(yùn)算。同時(shí)，考慮到應(yīng)用環(huán)境的不同，本設(shè)計(jì)支持?jǐn)?shù)據(jù)分組為128比特，密鑰長(zhǎng)度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實(shí)現(xiàn)的這個(gè)系統(tǒng)的優(yōu)化設(shè)計(jì)； 3．利用QLJARTUSII開發(fā)工具進(jìn)行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進(jìn)行仿真并給出仿真結(jié)果，給出了各個(gè)模塊和整個(gè)設(shè)計(jì)的仿真測(cè)試結(jié)果； 4．和其他類似的設(shè)計(jì)做了橫向?qū)Ρ龋贸鼋Y(jié)論：本設(shè)計(jì)在保證了速度的基礎(chǔ)上實(shí)現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢(shì)。

標(biāo)簽： FPGA AES 解密算法

上傳時(shí)間： 2013-05-25

上傳用戶：wcl168881111111