發(fā)光二極體(Light Emitting Diode, LED)為半導(dǎo)體發(fā)光之固態(tài)光源。它成為具省電、輕巧、壽命長、環(huán)保(不含汞)等優(yōu)點(diǎn)之新世代照明光源。目前LED已開始應(yīng)用於液晶顯示
標(biāo)簽： LED 電源 方案 驅(qū)動(dòng)器
上傳時(shí)間： 2013-04-24
上傳用戶：王慶才
建立在數(shù)據(jù)率轉(zhuǎn)換技術(shù)之上的寬帶數(shù)字偵察接收機(jī)要求能夠?qū)崿F(xiàn)高截獲概率、高靈敏度、近乎實(shí)時(shí)的信號(hào)處理能力。雙信號(hào)數(shù)據(jù)率轉(zhuǎn)換技術(shù)是寬帶數(shù)字偵察接收機(jī)關(guān)鍵技術(shù)之一，是解決寬帶數(shù)字接收機(jī)中前端高速ADC采樣的高速數(shù)據(jù)流與后端DSP處理速度之間瓶頸問題的可行方案。測(cè)頻技術(shù)以及帶通濾波，即寬帶數(shù)字下變頻技術(shù)，是實(shí)現(xiàn)數(shù)據(jù)率轉(zhuǎn)換系統(tǒng)的關(guān)鍵技術(shù)。本文首先介紹了寬帶數(shù)字偵察接收關(guān)鍵技術(shù)之一的數(shù)據(jù)率轉(zhuǎn)換技術(shù)，著重研究了快速、高精度雙信號(hào)測(cè)頻算法以及實(shí)驗(yàn)系統(tǒng)硬件實(shí)現(xiàn)。論文主要工作如下： (1)分析了現(xiàn)代電子偵察環(huán)境下的信號(hào)特征，指出寬帶數(shù)字接收機(jī)必須滿足寬監(jiān)視帶寬、流水作業(yè)以及近實(shí)時(shí)的響應(yīng)時(shí)間。給出了一種頻率引導(dǎo)式的數(shù)字接收機(jī)方案，簡要介紹這種接收機(jī)的關(guān)鍵技術(shù)——快速、高精度頻率估計(jì)以及高效的數(shù)據(jù)率轉(zhuǎn)換。 (2)介紹了FFT技術(shù)在測(cè)頻算法中的應(yīng)用，比較了FFT專用芯片及其優(yōu)點(diǎn)和缺點(diǎn)，指出為了滿足實(shí)時(shí)處理要求，必須選用FPGA設(shè)計(jì)FFT模塊。 (3)在分析常規(guī)的插值算法基礎(chǔ)上，提出了一種單信號(hào)的快速插值頻率估計(jì)方法，只需三個(gè)FFT變換系數(shù)的實(shí)部構(gòu)造頻率修正項(xiàng)，計(jì)算量低。該方法具有精度高、測(cè)頻速率快的特點(diǎn)。 (4)基于DFT理論和自相關(guān)理論，提出了結(jié)合FFT和自相關(guān)的雙信號(hào)頻率估計(jì)算法。該方法先用DFT估計(jì)其中一個(gè)信號(hào)的頻率和幅度，以此頻率對(duì)信號(hào)解調(diào)并對(duì)消該頻率成分，最后利用自相關(guān)理論估計(jì)出另一個(gè)信號(hào)的頻率。 (5)基于DFT理論和FFT技術(shù)，研究了信號(hào)平方與FFT結(jié)合的雙信號(hào)頻率估計(jì)算法。根據(jù)信號(hào)中兩頻率分量的幅度比，只需一次一維平方信號(hào)譜峰搜索，就可以得到雙信號(hào)的和頻與差頻分量的估計(jì)值，并利用插值技術(shù)提高測(cè)頻精度。該算法能夠精確地估計(jì)頻率間隔小的雙信號(hào)頻率，且容易地?cái)U(kuò)展到復(fù)信號(hào)，F(xiàn)PGA硬件實(shí)現(xiàn)容易。 (6)基于現(xiàn)代譜分析理論，研究了基于AR(2)模型的雙信號(hào)頻率估計(jì)算法。方法在利用AR(2)模型系數(shù)估計(jì)雙正弦信號(hào)頻率之和的同時(shí)，利用FFT快速測(cè)頻算法估計(jì)其中強(qiáng)信號(hào)分量的頻率值。算法仿真驗(yàn)證和性能分析表明了提出的算法能快速高精度地估計(jì)雙信號(hào)頻率。 (7)給出了基于頻譜重心算法的雷達(dá)雙信號(hào)頻率估計(jì)的FPGA硬件實(shí)現(xiàn)架構(gòu)，并進(jìn)行了時(shí)序仿真。 (8)討論了雙信號(hào)帶寬匹配接收系統(tǒng)的硬件設(shè)計(jì)方案，給出了快速測(cè)頻及帶寬估計(jì)模塊設(shè)計(jì)。
上傳時(shí)間： 2013-06-02
上傳用戶：youke111
離散余弦變換(DCT)及其反變換(IDCT)在圖像編解碼方面應(yīng)用十分廣泛，至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等國際標(biāo)準(zhǔn)所采用。由于其計(jì)算量較大，軟件實(shí)現(xiàn)往往難以滿足實(shí)時(shí)處理的要求，因而在很多實(shí)際應(yīng)用中需要采用硬件設(shè)計(jì)的DCT/IDCT處理電路來滿足我們對(duì)處理速度的要求。本文所研究的內(nèi)容就是針對(duì)圖像處理應(yīng)用的8×8二維DCT/IDCT處理核的硬件實(shí)現(xiàn)。 本文首先介紹了DCT和IDCT在圖像處理中的作用和原理，詳細(xì)說明了DCT變換實(shí)現(xiàn)圖像壓縮的過程，并與其它變換比較說明了用DCT變換實(shí)現(xiàn)圖像壓縮的優(yōu)勢(shì)。接著，分析研究了DCT的各種快速算法，總結(jié)了前人對(duì)DCT快速算法及其實(shí)現(xiàn)所做的研究。本文給出了兩種性能、資源上有一定差異的二維DCT/IDCT的FPGA設(shè)計(jì)方案。兩種方案均利用DCT的行列分離特性，采用流水線設(shè)計(jì)技術(shù)，將二維DCT/IDCT實(shí)現(xiàn)轉(zhuǎn)化為兩個(gè)一維DCT/IDCT實(shí)現(xiàn)。在一維DCT/IDCT設(shè)計(jì)中，根據(jù)圖像處理的特點(diǎn)對(duì)Loeffler算法的數(shù)據(jù)流進(jìn)行了優(yōu)化，通過合理安排時(shí)鐘周期數(shù)和簡化各周期內(nèi)的操作，大大縮短了關(guān)鍵路徑的執(zhí)行時(shí)間，從而提高了流水線的執(zhí)行速度。最后，對(duì)所設(shè)計(jì)的DCT/IDCT處理核進(jìn)行了綜合和時(shí)序仿真。 結(jié)果表明，當(dāng)使用Altera公司的MERCURY系列FPGA器件時(shí)，本文設(shè)計(jì)的方案一能夠在116M時(shí)鐘頻率下正確完成8×8的二維DCT或IDCT的邏輯運(yùn)算，消耗2827個(gè)邏輯單元；方案二能夠在74M時(shí)鐘頻率下正常工作，消耗1629個(gè)邏輯單元。
上傳時(shí)間： 2013-07-14
上傳用戶：3291976780
本課題完成了基于FPGA的數(shù)據(jù)采集器以及IIC總線的模數(shù)轉(zhuǎn)換器部分、通訊部分的電路設(shè)計(jì)。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數(shù)轉(zhuǎn)換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內(nèi)用VHDL語言實(shí)現(xiàn)。通過上述設(shè)計(jì)實(shí)現(xiàn)了“準(zhǔn)單片化”的模擬量和數(shù)字量的數(shù)據(jù)采集和處理。 所設(shè)計(jì)的數(shù)據(jù)采集器可以和結(jié)構(gòu)類似的上位機(jī)通訊，本課題完成了在上位機(jī)中用VHDL語言實(shí)現(xiàn)的通信電路模塊。通過上述兩部分工作，將微處理器、數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器等數(shù)字邏輯電路均集成在同一個(gè)FPGA內(nèi)部，形成一個(gè)可編程的片上系統(tǒng)。FPGA片外僅為模擬器件和開關(guān)量驅(qū)動(dòng)芯片。FPGA內(nèi)部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺(tái)數(shù)據(jù)采集器與服務(wù)器構(gòu)成數(shù)據(jù)采集系統(tǒng)。服務(wù)器端軟件用VB開發(fā)，既可以將實(shí)時(shí)采集的數(shù)據(jù)以數(shù)字方式顯示，也可以用更加直觀的曲線方式顯示。 由于數(shù)據(jù)采集器是所有自控類系統(tǒng)所必需的電路模塊，所以一個(gè)通用的片上系統(tǒng)設(shè)計(jì)可以解決各類系統(tǒng)的應(yīng)用問題，達(dá)到“設(shè)計(jì)復(fù)用”(DesignReuse)的目的。采用基于FPGA的SOPC設(shè)計(jì)的更加突出的優(yōu)點(diǎn)是不必更換芯片就可以實(shí)現(xiàn)設(shè)計(jì)的改進(jìn)和升級(jí)，同時(shí)也可以降低成本和提高可靠性。
標(biāo)簽： FPGA SOPC 數(shù)據(jù)采集系統(tǒng)
上傳時(shí)間： 2013-07-12
上傳用戶：a155166
本課題設(shè)計(jì)和完成了一套基于DSP+FPGA結(jié)構(gòu)的小波變換實(shí)時(shí)圖像處理系統(tǒng)。采用小波算法對(duì)圖像進(jìn)行邊緣提取、圖像增強(qiáng)、圖像融合等處理，并在ADSP-BF535上實(shí)現(xiàn)了小波算法，分析了其運(yùn)行小波算法的性能。圖像處理的數(shù)據(jù)量比較大，而且運(yùn)算比較復(fù)雜，DSP的特殊結(jié)構(gòu)和性能很好地滿足了系統(tǒng)實(shí)現(xiàn)的需要，而FPGA的高速性和靈活性也滿足了系統(tǒng)實(shí)時(shí)性和穩(wěn)定性的需要，所以采用DSP+FPGA來實(shí)現(xiàn)圖像處理系統(tǒng)是可靠的，也是可行的。系統(tǒng)的硬件設(shè)計(jì)以DSP和FPGA為平臺(tái)，DSP實(shí)現(xiàn)算法、管理系統(tǒng)運(yùn)行、并實(shí)現(xiàn)了系統(tǒng)的自啟動(dòng)；FPGA實(shí)現(xiàn)一些接口、時(shí)序控制等，簡化了外圍電路，提高了系統(tǒng)的可靠性。結(jié)果表明，在ADSP-BF535上實(shí)現(xiàn)小波算法，效果良好，而且滿足系統(tǒng)實(shí)時(shí)性的要求。最后，總結(jié)了系統(tǒng)的設(shè)計(jì)和調(diào)試經(jīng)驗(yàn)，對(duì)調(diào)試時(shí)遇到的一些問題進(jìn)行了分析。
標(biāo)簽： FPGA DSP 小波變換 實(shí)時(shí)圖像
上傳時(shí)間： 2013-04-24
上傳用戶：Kecpolo
近年來微光、紅外、X光圖像傳感器在軍事、科研、工農(nóng)業(yè)生產(chǎn)、醫(yī)療衛(wèi)生等領(lǐng)域的應(yīng)用越來越為廣泛，但由于這些成像器件自身的物理缺陷，視覺效果很不理想，往往需要對(duì)圖像進(jìn)行適當(dāng)?shù)奶幚?，以得到適合人眼觀察或機(jī)器識(shí)別的圖像。因此，市場(chǎng)急需大量高效的實(shí)時(shí)圖像處理器能夠在傳感器后端對(duì)這類圖像進(jìn)行處理。而FPGA的出現(xiàn)，恰恰解決了這個(gè)問題。 近十年來，隨著FPGA(現(xiàn)場(chǎng)可編程門陣列)技術(shù)的突飛猛進(jìn)，F(xiàn)PGA也逐漸進(jìn)入數(shù)字信號(hào)處理領(lǐng)域，尤其在實(shí)時(shí)圖像處理方面。Xilinx的研究表明，在2000年主要用于DSP應(yīng)用的FPGA的發(fā)貨量，增長了50％；而常規(guī)的DSP大約增長了40％。由于FPGA可無比擬的并行處理能力，使得FPGA在圖像處理領(lǐng)域的應(yīng)用持續(xù)上升，國內(nèi)外，越來越多的實(shí)時(shí)圖像處理應(yīng)用都轉(zhuǎn)向了FPGA平臺(tái)。與PDSP相比，F(xiàn)PGA將在未來統(tǒng)治更多前端(如傳感器)應(yīng)用，而PDSP將會(huì)側(cè)重于復(fù)雜算法的應(yīng)用領(lǐng)域?？梢哉f，F(xiàn)PGA是數(shù)字信號(hào)處理的一次重大變革。 算法是圖像處理應(yīng)用的靈魂，是硬件得以發(fā)揮其強(qiáng)大功能的根本。”共軛變換”圖像處理方法是一種新型的圖像處理算法，由鄭智捷博士上個(gè)世紀(jì)90年代初提出。這種算法使用基元形狀(meta-shape)技術(shù)，而這種技術(shù)的特征正好具備幾何與拓?fù)涞碾p重特性，使得大量不同的基于形態(tài)的灰度圖像處理濾波器可用這種方法實(shí)現(xiàn)。該種算法在空域進(jìn)行圖像處理，無需進(jìn)行大量復(fù)雜的算術(shù)運(yùn)算，算法簡單、快速、高效，易于硬件實(shí)現(xiàn)。通過十多年來的實(shí)驗(yàn)與實(shí)踐證明，在微光圖像，紅外圖像，X光圖像處理領(lǐng)域，”共軛變換”圖像處理方法確實(shí)有其獨(dú)特的優(yōu)異性能。本篇論文就針對(duì)”共軛變換”圖像處理方法在微光圖像處理領(lǐng)域的應(yīng)用，就如何在FPGA上實(shí)現(xiàn)”共軛變換”圖像處理方法展開研究。首先在Matlab環(huán)境下，對(duì)常用的圖像增強(qiáng)算法和”共軛變換”圖像處理方法進(jìn)行了比較，并且在設(shè)計(jì)制作“FPGA視頻處理開發(fā)平臺(tái)”的基礎(chǔ)上，用VHDL實(shí)現(xiàn)了”共軛變換”圖像處理方法的基本內(nèi)核并進(jìn)行了算法的硬件實(shí)現(xiàn)與效果驗(yàn)證。此外，本文還詳細(xì)地討論了視頻流的采集及其編碼解碼問題以及I2C總線的FPGA實(shí)現(xiàn)。
上傳時(shí)間： 2013-04-24
上傳用戶：CHENKAI
本文提出了一種基于FPGA的細(xì)胞圖像識(shí)別系統(tǒng)方案，該系統(tǒng)中FPGA處于核心地位，F(xiàn)PGA采用Altera公司的EP1K100QC208-1芯片，構(gòu)造專用處理功能，實(shí)現(xiàn)彩色圖像灰度化、灰度變換、中值濾波、低通濾波、灰度圖像二值化等算法。這部分處理的數(shù)據(jù)量非常大，由于采用FPGA處理，產(chǎn)生的時(shí)延變得很??；最后系統(tǒng)機(jī)進(jìn)行識(shí)別處理的是二值圖像，數(shù)據(jù)量也很小。所進(jìn)行的仿真實(shí)驗(yàn)取得了良好的效果，給出了部分源代碼和實(shí)驗(yàn)結(jié)果。設(shè)計(jì)采用VHDL語言描述，并使用電子設(shè)計(jì)自動(dòng)化(EDA)工具進(jìn)行了模擬和驗(yàn)證。
標(biāo)簽： FPGA 圖像識(shí)別 預(yù)處理 硬件
上傳時(shí)間： 2013-04-24
上傳用戶：xwd2010
相對(duì)于JPEG中二維離散余弦變換(2DDCT)來說，在JPEG2000標(biāo)準(zhǔn)中，二維離散小波變換(2DDWT)是其圖像壓縮系統(tǒng)的核心變換。在很多需要進(jìn)行實(shí)時(shí)處理圖像的系統(tǒng)中，如數(shù)碼相機(jī)、遙感遙測(cè)、衛(wèi)星通信、多媒體通信、便攜式攝像機(jī)、移動(dòng)通信等系統(tǒng)，需要用芯片實(shí)現(xiàn)圖像的編解碼壓縮過程。雖然有許多研究工作者對(duì)圖像處理的小波變換進(jìn)行了研究，但大都只偏重算法研究，對(duì)算法硬件實(shí)現(xiàn)時(shí)的復(fù)雜性考慮較少，對(duì)圖像處理的小波變換硬件實(shí)現(xiàn)的研究也較少?！ ”疚尼槍?duì)圖像處理的小波變換算法及其硬件實(shí)現(xiàn)進(jìn)行了研究。對(duì)文獻(xiàn)[13]提出的“內(nèi)嵌延拓提升小波變換”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法進(jìn)行仔細(xì)分析，提出一種基于提升方式的5/3小波變換適合硬件實(shí)現(xiàn)的算法，在MATLAB中仿真驗(yàn)證了該算法，證明其是正確的。并設(shè)計(jì)了該算法的硬件結(jié)構(gòu)，在MATLAT的Simulink中進(jìn)行仿真，對(duì)該結(jié)構(gòu)進(jìn)行VHDL語言的寄存器傳輸級(jí)(RTL)描述與仿真，成功綜合到Altera公司的FPGA器件中進(jìn)行驗(yàn)證通過。本算法與傳統(tǒng)的小波變換的邊界處理方法比較：由于將其邊界延拓過程內(nèi)嵌于小波變換模塊中，使該硬件結(jié)構(gòu)無需額外的邊界延拓過程，減少小波變換過程中對(duì)內(nèi)存的讀寫量，從而達(dá)到減少內(nèi)存使用量，降低功耗，提高硬件利用率和運(yùn)算速度的特點(diǎn)。本算法與文獻(xiàn)[13]提出的算法相比較：無需增加額外的硬件計(jì)算模塊，又具有在硬件實(shí)現(xiàn)時(shí)不改變?cè)瓉淼奶嵘〔ㄋ惴ǖ囊?guī)則性結(jié)構(gòu)的特點(diǎn)。這種小波變換硬件芯片的實(shí)現(xiàn)不僅適用于JPEG2000的5/3無損小波變換，當(dāng)然也可用于其它各種實(shí)時(shí)圖像壓縮處理硬件系統(tǒng)。
上傳時(shí)間： 2013-06-13
上傳用戶：jhksyghr
本文對(duì)G.729語音編碼算法的基本原理和實(shí)現(xiàn)系統(tǒng)開發(fā)方面進(jìn)行了深入研究。針對(duì)G.729語音編碼算法在實(shí)際應(yīng)用中存在的一些問題，在大量分析和實(shí)驗(yàn)的基礎(chǔ)上，提出了新的改進(jìn)算法。G.729語音編碼算法硬件實(shí)現(xiàn)方面，國內(nèi)外現(xiàn)在主要以DSP為實(shí)現(xiàn)平臺(tái)，這是由于DSP以其卓越的運(yùn)算能力為數(shù)字語音信號(hào)處理領(lǐng)域的研究及開發(fā)提供了有力的工具。但G.729語音編碼算法具有計(jì)算復(fù)雜和數(shù)據(jù)存儲(chǔ)量大的固有缺陷，隨著通信量的不斷增加和服務(wù)的擴(kuò)展，對(duì)G.729語音編碼實(shí)時(shí)性的要求也越來越高。隨著微電子制造工藝的發(fā)展，越來越多的語音編碼平臺(tái)采用DSP與FPGA或MCU相互結(jié)合的系統(tǒng)，通過進(jìn)行軟硬件協(xié)同設(shè)計(jì)提高編碼效率。
上傳時(shí)間： 2013-06-30
上傳用戶：ccclll
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用的頻率合成技術(shù)有直接式頻率合成，鎖相頻率合成和直接數(shù)字頻率合成(DDS)。本次設(shè)計(jì)是利用FPGA完成一個(gè)DDS系統(tǒng)并利用該系統(tǒng)實(shí)現(xiàn)模擬信號(hào)的數(shù)字化調(diào)頻。 DDS是把一系列數(shù)字量形式的信號(hào)通過D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括：相位累加器，可在時(shí)鐘的控制下完成相位的累加；相位碼—幅度碼轉(zhuǎn)換電路，一般由ROM實(shí)現(xiàn)；DA轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號(hào)，也可以通過改變相位字改變信號(hào)的相位，因此也廣泛用于數(shù)字調(diào)頻和調(diào)相。本次數(shù)字化調(diào)頻的基本思想是利用AD轉(zhuǎn)換電路將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，同時(shí)用該數(shù)字信號(hào)與一個(gè)固定的頻率字累加，形成一個(gè)受模擬信號(hào)幅度控制的頻率字，從而獲得一個(gè)頻率受模擬信號(hào)的幅度控制的正弦波，即實(shí)現(xiàn)了調(diào)頻。該DDS數(shù)字化調(diào)頻方案的硬件系統(tǒng)是以FPGA為核心實(shí)現(xiàn)的。使用Altera公司的ACEX1K系列FPGA，整個(gè)系統(tǒng)由VHDL語言編程，開發(fā)軟件為MAX+PLUSⅡ。經(jīng)過實(shí)際測(cè)試，該系統(tǒng)在頻率較低時(shí)與理論值完全符合，但在高頻時(shí)，受器件速度的限制，波形有較大的失真。
標(biāo)簽： FPGA DDS 數(shù)字化 調(diào)頻
上傳時(shí)間： 2013-06-14
上傳用戶：ljt101007
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
