頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域,目前,常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法,是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點(diǎn)而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究,DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號(hào)通過(guò)D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表,然后通過(guò)高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括以下三個(gè)部分:相位累加器可以時(shí)鐘的控制下完成相位的累加;相位一幅度碼轉(zhuǎn)換電路一般由ROM實(shí)現(xiàn);D/A轉(zhuǎn)換電路,將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快,在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來(lái)實(shí)現(xiàn)一個(gè)DDS系統(tǒng),該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實(shí)現(xiàn)的,使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展,闡述了基于FPGA實(shí)現(xiàn)DDS技術(shù)的意義;然后介紹了DDS的基本理論;接著介紹了FPGA的基礎(chǔ)知識(shí)如結(jié)構(gòu)特點(diǎn)、開發(fā)流程、使用工具等;隨后介紹了利用FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法,給出了部分VHDL源程序。采用該方法設(shè)計(jì)的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片,具有高性能、高性價(jià)比,電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn);接著對(duì)輸出信號(hào)頻譜進(jìn)行了分析,特別是對(duì)信號(hào)的相位截?cái)嗾`差和幅度量化誤差進(jìn)行了詳細(xì)的討論,由此得出了改善系統(tǒng)性能的幾種方法;最后給出硬件實(shí)物照片和測(cè)試結(jié)果,并對(duì)此作了一定的分析。
上傳時(shí)間: 2013-07-05
上傳用戶:suxuan110425
本文介紹了一種利用MCS一51單片機(jī)技術(shù)研制的對(duì)鋼筋張力及拉伸長(zhǎng)度進(jìn)行測(cè)量的系統(tǒng) 并對(duì)該系統(tǒng)的功能、硬軟件實(shí)現(xiàn)進(jìn)行了詳細(xì)的介紹。工程實(shí)踐表明:該系統(tǒng)測(cè)量準(zhǔn)確、可靠、方便,能夠在實(shí)際工程中加以推廣應(yīng)用。
標(biāo)簽: MCS 51單片機(jī) 預(yù)應(yīng)力 張拉儀
上傳時(shí)間: 2013-04-24
上傳用戶:shwjl
為了克服傳統(tǒng)的局部特征匹配算法對(duì)噪聲和圖像灰度非線性變換敏感的不足,提出了基于SIFT(Scale Invariant Feature Transform)描述算子的特征匹配算法。該算法首先
上傳時(shí)間: 2013-04-24
上傳用戶:hphh
利用單片機(jī)及溫度傳感器測(cè)量溫度,并將測(cè)量溫度值和設(shè)定溫度值(50度)比較,根據(jù)比較結(jié)果控制斷續(xù)加熱器(用發(fā)光二極管模擬)的通斷占空比,一個(gè)工作周期3S左右。
上傳時(shí)間: 2013-06-21
上傳用戶:xiaoyunyun
Reed-Solomon碼(簡(jiǎn)稱RS碼)是一種具有很強(qiáng)糾正突發(fā)和隨機(jī)錯(cuò)誤能力的信道編碼方式,在深空通信、移動(dòng)通信、磁盤陣列以及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。 本文簡(jiǎn)要介紹了有限域基本運(yùn)算的算法和常用的RS編碼算法,分析了改進(jìn)后的Euclid算法和改進(jìn)后的BM算法,針對(duì)改進(jìn)后的BM算法提出了一種流水線結(jié)構(gòu)的譯碼器實(shí)現(xiàn)方案并改進(jìn)了該算法的實(shí)現(xiàn)結(jié)構(gòu),在譯碼器復(fù)雜度和譯碼延時(shí)上作了折衷,降低了譯碼器的復(fù)雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設(shè)計(jì)實(shí)現(xiàn)了RS(255,239)編譯碼器,證明了該方案的可行性。
上傳時(shí)間: 2013-06-11
上傳用戶:奇奇奔奔
可編程邏輯器件FPGA(現(xiàn)場(chǎng)可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)越來(lái)越多的應(yīng)用于數(shù)字信號(hào)處理領(lǐng)域,與傳統(tǒng)的ASIC(專用集成電路)和DSP(數(shù)字信號(hào)處理器)相比,基于FPGA和CPLD實(shí)現(xiàn)的數(shù)字信號(hào)處理系統(tǒng)具有更高的實(shí)時(shí)性和可嵌入性,能夠方便地實(shí)現(xiàn)系統(tǒng)的集成與功能擴(kuò)展。 FFT的硬件結(jié)構(gòu)主要包括蝶形處理器、存儲(chǔ)單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內(nèi)引入流水線結(jié)構(gòu),提高了FFT的運(yùn)算速度。同時(shí),流水線寄存器能夠寄存蝶形運(yùn)算中的公共項(xiàng),這樣在設(shè)計(jì)蝶形處理器時(shí)只用到了一個(gè)乘法器和兩個(gè)加法器,降低了硬件電路的復(fù)雜度。 為了進(jìn)一步提高FFT的運(yùn)算速度,本文在深入研究各種乘法器算法的基礎(chǔ)上,為蝶形處理器設(shè)計(jì)了一個(gè)并行乘法器。在實(shí)現(xiàn)該乘法器時(shí),本文采用改進(jìn)的布斯算法,用以減少部分積的個(gè)數(shù)。同時(shí),使用華萊士樹結(jié)構(gòu)和4-2壓縮器對(duì)部分積并行相加。 本文以32點(diǎn)復(fù)數(shù)FFT為例進(jìn)行設(shè)計(jì)與邏輯綜合。通過(guò)設(shè)計(jì)相應(yīng)的存儲(chǔ)單元,地址生成單元和控制單元完成FFT電路。電路的仿真結(jié)果與軟件計(jì)算結(jié)果相符,證明了本文所提出的算法的正確性。 另外,本文還對(duì)設(shè)計(jì)結(jié)果提出了進(jìn)一步的改進(jìn)方案,在乘法器內(nèi)加入一級(jí)流水線寄存器,使FFT的速度能夠提高到當(dāng)前速度的兩倍,這在實(shí)時(shí)性要求較高的場(chǎng)合具有極高的實(shí)用價(jià)值。
上傳時(shí)間: 2013-07-18
上傳用戶:wpt
本文主要對(duì)基于FPGA芯片的橢圓曲線密碼算法的實(shí)現(xiàn)及優(yōu)化設(shè)計(jì)進(jìn)行了研究。由于點(diǎn)乘運(yùn)算極大影響了橢圓曲線密碼系統(tǒng)的加/解密速度,本文對(duì)點(diǎn)乘運(yùn)算的FPGA設(shè)計(jì)進(jìn)行了重點(diǎn)優(yōu)化。首先比較分析了三種點(diǎn)乘算法,從運(yùn)算復(fù)雜度的角度確定了蒙哥馬里算法是最利于FPGA芯片實(shí)現(xiàn)的。然后根據(jù)蒙哥馬里算法,用VerilogHDL語(yǔ)言實(shí)現(xiàn)了基于FPGA芯片的橢圓域中的基本運(yùn)算(模加、模乘、模平方和模逆)。通過(guò)三種模乘算法在FPGA上的實(shí)現(xiàn),設(shè)計(jì)出一種串并混合的乘法器,達(dá)到了面積與速度的最佳匹配。 本文利用Modelsim對(duì)本課題設(shè)計(jì)的硬件系統(tǒng)進(jìn)行了仿真實(shí)驗(yàn),驗(yàn)證了所設(shè)計(jì)的硬件系統(tǒng)完成了橢圓曲線密碼算法在FPGA上的實(shí)現(xiàn)。最后使用SynplifyPro進(jìn)行綜合及布局布線,綜合報(bào)告文件證明了本課題所設(shè)計(jì)的ECC加密系統(tǒng)達(dá)到了優(yōu)化芯片速度和面積的目的。
標(biāo)簽: FPGA ECC 密碼算法 優(yōu)化設(shè)計(jì)
上傳時(shí)間: 2013-04-24
上傳用戶:thuyenvinh
近年來(lái)微光、紅外、X光圖像傳感器在軍事、科研、工農(nóng)業(yè)生產(chǎn)、醫(yī)療衛(wèi)生等領(lǐng)域的應(yīng)用越來(lái)越為廣泛,但由于這些成像器件自身的物理缺陷,視覺效果很不理想,往往需要對(duì)圖像進(jìn)行適當(dāng)?shù)奶幚恚缘玫竭m合人眼觀察或機(jī)器識(shí)別的圖像。因此,市場(chǎng)急需大量高效的實(shí)時(shí)圖像處理器能夠在傳感器后端對(duì)這類圖像進(jìn)行處理。而FPGA的出現(xiàn),恰恰解決了這個(gè)問(wèn)題。 近十年來(lái),隨著FPGA(現(xiàn)場(chǎng)可編程門陣列)技術(shù)的突飛猛進(jìn),F(xiàn)PGA也逐漸進(jìn)入數(shù)字信號(hào)處理領(lǐng)域,尤其在實(shí)時(shí)圖像處理方面。Xilinx的研究表明,在2000年主要用于DSP應(yīng)用的FPGA的發(fā)貨量,增長(zhǎng)了50%;而常規(guī)的DSP大約增長(zhǎng)了40%。由于FPGA可無(wú)比擬的并行處理能力,使得FPGA在圖像處理領(lǐng)域的應(yīng)用持續(xù)上升,國(guó)內(nèi)外,越來(lái)越多的實(shí)時(shí)圖像處理應(yīng)用都轉(zhuǎn)向了FPGA平臺(tái)。與PDSP相比,F(xiàn)PGA將在未來(lái)統(tǒng)治更多前端(如傳感器)應(yīng)用,而PDSP將會(huì)側(cè)重于復(fù)雜算法的應(yīng)用領(lǐng)域。可以說(shuō),F(xiàn)PGA是數(shù)字信號(hào)處理的一次重大變革。 算法是圖像處理應(yīng)用的靈魂,是硬件得以發(fā)揮其強(qiáng)大功能的根本。”共軛變換”圖像處理方法是一種新型的圖像處理算法,由鄭智捷博士上個(gè)世紀(jì)90年代初提出。這種算法使用基元形狀(meta-shape)技術(shù),而這種技術(shù)的特征正好具備幾何與拓?fù)涞碾p重特性,使得大量不同的基于形態(tài)的灰度圖像處理濾波器可用這種方法實(shí)現(xiàn)。該種算法在空域進(jìn)行圖像處理,無(wú)需進(jìn)行大量復(fù)雜的算術(shù)運(yùn)算,算法簡(jiǎn)單、快速、高效,易于硬件實(shí)現(xiàn)。通過(guò)十多年來(lái)的實(shí)驗(yàn)與實(shí)踐證明,在微光圖像,紅外圖像,X光圖像處理領(lǐng)域,”共軛變換”圖像處理方法確實(shí)有其獨(dú)特的優(yōu)異性能。本篇論文就針對(duì)”共軛變換”圖像處理方法在微光圖像處理領(lǐng)域的應(yīng)用,就如何在FPGA上實(shí)現(xiàn)”共軛變換”圖像處理方法展開研究。首先在Matlab環(huán)境下,對(duì)常用的圖像增強(qiáng)算法和”共軛變換”圖像處理方法進(jìn)行了比較,并且在設(shè)計(jì)制作“FPGA視頻處理開發(fā)平臺(tái)”的基礎(chǔ)上,用VHDL實(shí)現(xiàn)了”共軛變換”圖像處理方法的基本內(nèi)核并進(jìn)行了算法的硬件實(shí)現(xiàn)與效果驗(yàn)證。此外,本文還詳細(xì)地討論了視頻流的采集及其編碼解碼問(wèn)題以及I2C總線的FPGA實(shí)現(xiàn)。
上傳時(shí)間: 2013-04-24
上傳用戶:CHENKAI
本文分析了數(shù)字音頻處理技術(shù)中數(shù)字濾波器的各種傳統(tǒng)實(shí)現(xiàn)算法,尤其是研究了FIR數(shù)字濾波器的實(shí)現(xiàn)算法,在分析了數(shù)字濾波器的傳統(tǒng)算法的基礎(chǔ)上,針對(duì)家用和便攜式音頻處理系統(tǒng),提供一種基于FPGA的音頻處理器的實(shí)現(xiàn)方案,以適應(yīng)便攜式和家用設(shè)備對(duì)處理器體積和功耗小的發(fā)展要求.該方案對(duì)實(shí)現(xiàn)N階FIR數(shù)字濾波器的傳統(tǒng)算法進(jìn)行了改良,將濾波器的系數(shù)用浮點(diǎn)數(shù)表示法來(lái)表示,使得原本至少需要一個(gè)乘法器和一個(gè)加法器來(lái)實(shí)現(xiàn)濾波功能,現(xiàn)在僅需要若干次加法和移位運(yùn)算就可以實(shí)現(xiàn),很大程度降低了設(shè)計(jì)的復(fù)雜度和系統(tǒng)功耗,也減少了芯片的面積.同時(shí)采用硬件描述語(yǔ)言VHDL實(shí)現(xiàn)了音頻處理器各個(gè)模塊的設(shè)計(jì).
上傳時(shí)間: 2013-06-02
上傳用戶:cknck
本文研究特種LCD的圖像處理方法和FPGA實(shí)現(xiàn)方案,并研制出基于FPGA的若干實(shí)際應(yīng)用系統(tǒng),有效地解決目前存在的問(wèn)題。本文主要研究?jī)?nèi)容為: (1)給出一種基于彩色空間變換的色彩調(diào)整方法,在YCrCb空間內(nèi)實(shí)現(xiàn)亮度和色度分離,避免了RGB空間兩者同時(shí)變化造成偏色和失真的現(xiàn)象,并在FPGA內(nèi)采用流水線結(jié)構(gòu)改進(jìn)3階矩陣運(yùn)算的邏輯結(jié)構(gòu),節(jié)省出2/3的邏輯資源,提高了模塊的最高運(yùn)行速度。 (2)研究利用FPGA實(shí)現(xiàn)圖像實(shí)時(shí)縮放處理的方法,選擇能夠滿足特種LCD要求的雙線性插值法作為研究對(duì)象,實(shí)時(shí)計(jì)算插值系數(shù)dx和dy,并采用流水線結(jié)構(gòu)進(jìn)行插值計(jì)算,僅使用FPGA中的3個(gè)雙端口RAM來(lái)緩沖圖像數(shù)據(jù),沒有外擴(kuò)大容量幀存儲(chǔ)器,降低了成本,提高特種LCD的系統(tǒng)兼容性。 (3)設(shè)計(jì)一種針對(duì)特種LCD更為簡(jiǎn)捷、有效的隔行轉(zhuǎn)逐行掃描的實(shí)現(xiàn)方案,即利用圖像實(shí)時(shí)縮放的方法,把一場(chǎng)圖像縮放到LCD的分辨率,實(shí)現(xiàn)復(fù)合視頻圖像在LCD的“滿屏”顯示,改善現(xiàn)有特種LCD在顯示隔行掃描的復(fù)合視頻信號(hào)時(shí),遇到圖像信息丟失或顯示效果不佳的問(wèn)題。 (4)設(shè)計(jì)出一種基于字符和位圖的數(shù)字OSD控制核,合理使用分布式RAM和塊RAM兩種邏輯資源來(lái)存儲(chǔ)字符和位圖信息,OSD圖像由數(shù)字邏輯自動(dòng)合成,編程簡(jiǎn)單靈活,使特種LCD的參數(shù)調(diào)整更加方便。 (5)研制成功基于FPGA的特種LCD顯示控制板,能顯示三種分辨率640×480,800×600,1024×768的圖像信號(hào);支持寬范圍的亮度、對(duì)比度、顯示位置等參數(shù)的實(shí)時(shí)調(diào)整,并提供全功能的透明OSD菜單進(jìn)行指示。 (6)研制成功基于FPGA的特種LCD圖像調(diào)節(jié)板,用于對(duì)某型號(hào)機(jī)載特種LCD進(jìn)行改造,增加寬范圍的亮度、對(duì)比度、圖像顯示位置的實(shí)時(shí)調(diào)整功能,提供無(wú)信號(hào)輸入檢測(cè)與OSD指示功能,提高圖像顯示的性能,通過(guò)了環(huán)境溫度試驗(yàn)與性能測(cè)試,并已裝機(jī)。 (7)研制成功基于DSP和FPGA的圖像采集顯示板,實(shí)現(xiàn)了對(duì)全分辨率復(fù)合視頻信號(hào)進(jìn)行25幀/秒的實(shí)時(shí)采集和顯示,在DSP內(nèi)使用“三幀”輪換的圖像數(shù)據(jù)緩沖方法提高了系統(tǒng)的實(shí)時(shí)處理能力,使之能夠完成一定復(fù)雜度的實(shí)時(shí)圖像處理。
上傳時(shí)間: 2013-06-12
上傳用戶:ivan-mtk
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1