成功量產(chǎn)金士頓4G工具SK6281PDT20080123[1]
上傳時間： 2013-04-24
上傳用戶：唐僧他不信佛
H.264作為新一代視頻編碼標準，相比上一代視頻編碼標準MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標準僅設(shè)定了碼流的語法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實現(xiàn)靈活性極大，其規(guī)定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析，并統(tǒng)計了整個軟件編碼中計算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預測編碼的效率。在該算法下進行幀內(nèi)預測時，為了得到一個宏塊的預測模式，需要進行592次率失真代價計算。因此為了降低幀內(nèi)預測模式選擇的計算復雜度，本文改進了幀內(nèi)預測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內(nèi)編碼時間平均節(jié)約60﹪以上，對編碼的實時性有較大幫助。 為了實現(xiàn)實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現(xiàn)。首先研究了H.264編碼器硬件實現(xiàn)架構(gòu)，并對影響編碼速度，且具有硬件實現(xiàn)優(yōu)越性的幾個重要部分進行了算法研究和FPGA.實現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對這些模塊進行了綜合和時序仿真，并將驗證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進行了在線測試，驗證了該系統(tǒng)對輸入的殘差數(shù)據(jù)實時壓縮編碼的功能。 本文對H.264編碼器幀內(nèi)預測模式選擇算法的改進，算法實現(xiàn)簡單，對軟件編碼的實時性有很大幫助。本文對在單片F(xiàn)PGA上實現(xiàn)H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設(shè)計有著積極的借鑒性。
標簽： FPGA 264 幀內(nèi)預測 算法優(yōu)化
上傳時間： 2013-05-25
上傳用戶：refent
語音識別技術(shù)是信息技術(shù)領(lǐng)域的重要發(fā)展方向之一,小詞匯量非特定人孤立詞語音識別是語音識別領(lǐng)域中一個具有廣泛應(yīng)用背景的分支,在家電遙控、智能玩具、人機交互等領(lǐng)域有著重要的應(yīng)用價值.語音識別芯片從20世紀90年代開始出現(xiàn),目前的語音識別芯片都是以DSP為核心集成的語音識別系統(tǒng),算法主要通過軟件實現(xiàn),為了提高速度和降低成本,下一代語音識別芯片將設(shè)計成軟硬件協(xié)同實現(xiàn),本文的目的是使用全硬件方法實現(xiàn)語音識別算法,為軟硬件協(xié)同實現(xiàn)的方案提供參考.本論文主要完成了以下工作:(1)在選定的FPGA平臺上,完成了整個系統(tǒng)的硬件設(shè)計.(2)對于硬件中難于實現(xiàn)而且占用較多資源的乘法器、求對數(shù)、求平方根以及快速傅立葉變換等關(guān)鍵模塊,本文都根據(jù)電路的具體特點,給出了巧妙的實現(xiàn)方案,完成了算法需要的功能.(3)設(shè)計中使用了模塊復用和流水線技術(shù).(4)根據(jù)設(shè)計結(jié)果,給出了各個模塊占用的硬件資源和運行速度.實驗結(jié)果表明,本文所設(shè)計的硬件系統(tǒng)能夠正常工作,在速度和面積方面都達到了設(shè)計要求.
上傳時間： 2013-06-12
上傳用戶：01010101
AD程序?qū)崿F(xiàn)模擬量到數(shù)字量的轉(zhuǎn)換功能； CAN程序?qū)崿F(xiàn)CAN總線通訊功能； keyboard_check程序?qū)崿F(xiàn)鍵盤的掃描查詢方式輸入； keyboard_disturb程序?qū)崿F(xiàn)PORTB的"電平變化中斷"進行鍵盤的輸入； led0-8程序?qū)崿F(xiàn)在8個LED上依次顯示1~8數(shù)字； PWM程序用于使CCP1模塊產(chǎn)生分辨率為10位的PWM波形，占空比為50%； RS-232程序通過RS-232接口來完成PC計算機與單片機之間的通信； simple_POARD程序為外圍功能模塊簡單應(yīng)用實例，點亮與PORTD口相連的八個發(fā)光二極管； stopwatch程序?qū)崿F(xiàn)計時秒表功能，時鐘顯示范圍00.00～99.99秒，分辨度為0.01秒； switchinput程序用于開關(guān)量的輸入（采用SPI總線），并顯示在與D口相連的LED上； wakeup程序?qū)崿F(xiàn)PIC18F458的休眠工作方式，并由實驗板上的按鍵產(chǎn)生"電平變化中斷"將其從休眠狀態(tài)中激活； WDT程序?qū)崿F(xiàn)"看門狗"WDT的功能； Yejing程序?qū)崿F(xiàn)液晶顯示器的接口和顯示功能。
上傳時間： 2013-06-04
上傳用戶：GHF
LDPC碼以其接近Shannon極限的優(yōu)異性能在編碼界引起了轟動，成為研究的熱點。隨著研究的不斷深入和技術(shù)的發(fā)展，目前，LDPC碼已經(jīng)被多個通信系統(tǒng)定為信道編碼方案，并被應(yīng)用到第二代數(shù)字視頻廣播衛(wèi)星(DVB—S2)通信系統(tǒng)中。由于LDPC碼譯碼過程中所涉及的數(shù)據(jù)量龐大，譯碼時序控制復雜，如何實現(xiàn)LDPC碼譯碼器成為了人們研究的重點。 論文以基于FPGA實現(xiàn)LDPC碼譯碼器為研究目標，主要對譯碼算法選擇、譯碼數(shù)據(jù)量化、定點數(shù)據(jù)表示方式、譯碼算法關(guān)鍵運算單元的FPGA設(shè)計和譯碼的時序控制進行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法，并對四種譯碼算法的糾錯性能和譯碼復雜度進行比較論證，選出適合硬件實現(xiàn)的譯碼方案。結(jié)合通信系統(tǒng)，對譯碼算法進行仿真分析，確定了譯碼算法的各個參數(shù)值和譯碼量化方案。 在系統(tǒng)仿真分析論證的基礎(chǔ)之上，以歸一化最小和譯碼算法為理論方案，利用硬件描述語言編寫譯碼功能模塊，并基于FPGA實現(xiàn)了固定譯碼長度的LDPC碼譯碼器，利用MATLAB和Modelsim分別對譯碼器進行了功能驗證和時序驗證，最后模擬通信系統(tǒng)完成了譯碼器的硬件測試。
標簽： LDPC FPGA 譯碼器 實現(xiàn)研究
上傳時間： 2013-04-24
上傳用戶：1234567890qqq
數(shù)字圖像的壓縮是解決圖像數(shù)據(jù)量大、存儲和傳輸困難的基本措施。圖像壓縮的方法很多，一般可分為有損壓縮和無損壓縮兩大類。有損壓縮允許一定程度的信息丟失，在滿足實際應(yīng)用的條件下能夠取得較高的壓縮比；無損壓縮不允許信息丟失，但是壓縮比難以提高。在醫(yī)學圖像、遙感圖像等應(yīng)用領(lǐng)域，對于圖像的壓縮比和失真度都有著較高要求，因此需要采用近無損壓縮的方法。近無損壓縮是有損壓縮和無損壓縮的一個折衷，允許一定的失真，能夠獲得高保真還原圖像的同時，得到比無損壓縮更高的壓縮比。 JPEG-LS是連續(xù)色調(diào)靜止圖像無損和近無損壓縮的國際標準，算法復雜度低，壓縮性能優(yōu)越，但是JPEG-LS對不同圖像壓縮時壓縮比不可控制。本文在研究JPEG-LS近無損圖像壓縮算法的基礎(chǔ)上，針對具體應(yīng)用背景，提出了一種基于塊的近無損壓縮方法。進一步利用圖像局部紋理特性分析，對不同特性的區(qū)域容忍不同的信息丟失程度，實現(xiàn)了對圖像壓縮的碼率控制。針對某工程應(yīng)用中的具體要求，我們以FPGA為平臺，采用Verilog HDL語言對改進算法進行了硬件實現(xiàn)。 實驗結(jié)果證明，這種基于塊的具有碼率控制的近無損圖像壓縮算法，在實現(xiàn)較為精確的碼率控制的同時，能夠獲得較高的還原圖像質(zhì)量，而且硬件實現(xiàn)復雜度低，能夠滿足對圖像的實時壓縮要求。
上傳時間： 2013-06-18
上傳用戶：zzbbqq99n
文章開篇提出了開發(fā)背景。認為現(xiàn)在所廣泛應(yīng)用的開關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對不同的客戶要求來“量身定做”不同的產(chǎn)品，同時幾乎沒有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天，這種傳統(tǒng)的模擬開關(guān)電源已經(jīng)很難跟上時代的發(fā)展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化，開關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化，使開關(guān)電源的控制部分的智能化、零件的共通化、電源的動作狀態(tài)的遠距離監(jiān)測成為了可能，同時由于它的智能化、零件的共通化使得它能夠靈活地應(yīng)對不同客戶的需求，這就降低了開發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號處理新技術(shù)，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。 在數(shù)字化領(lǐng)域的今天，最后一個沒有數(shù)字化的堡壘就是電源領(lǐng)域。近年來，數(shù)字電源的研究勢頭與日俱增，成果也越來越多。雖然目前中國制造的開關(guān)電源占了世界市場的80％以上，但都是傳統(tǒng)的比較低端的模擬電源。高端市場上幾乎沒有我們份額。 本論文研究的主要內(nèi)容是在傳統(tǒng)開關(guān)電源模擬調(diào)節(jié)器的基礎(chǔ)上，提出了一種新的數(shù)字化調(diào)節(jié)器方案，即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對系統(tǒng)方案和電路進行了較為具體的設(shè)計，并通過測試取得了預期結(jié)果。測試證明該方案能夠適合本行業(yè)時代發(fā)展的步伐，使系統(tǒng)電路更簡單，精度更高，通用性更強。同時該方案也可用于相關(guān)領(lǐng)域。 本文首先分析了國內(nèi)外開關(guān)電源發(fā)展的現(xiàn)狀，以及研究數(shù)字化開關(guān)電源的意義。然后提出了數(shù)字化開關(guān)電源的總體設(shè)計框圖和實現(xiàn)方案，并與傳統(tǒng)的開關(guān)電源做了較為詳細的比較。本論文的設(shè)計方案是采用DSP技術(shù)和FPGA技術(shù)來做數(shù)字化PID調(diào)節(jié)，通過數(shù)字化PID算法產(chǎn)生PWM波來控制斬波器，控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器，使電路更簡單，精度更高，通用性更強。傳統(tǒng)的模擬開關(guān)電源是將電流電壓反饋信號做PID調(diào)節(jié)后--分立元器件構(gòu)成，采用專用脈寬調(diào)制芯片實現(xiàn)PWM控制。電流反饋信號來自主回路的電流取樣，電壓反饋信號來自主回路的電壓采樣。再將這兩個信號分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端，用來實現(xiàn)閉環(huán)控制。同時用來保證系統(tǒng)的穩(wěn)定性及實現(xiàn)系統(tǒng)的過流過壓保護、電流和電壓值的顯示。電壓、電流的給定信號則由單片機或電位器提供。再次，文章對各個模塊從理論和實際的上都做了仔細的分析和設(shè)計，并給出了具體的電路圖，同時寫出了軟件流程圖以及設(shè)計中應(yīng)該注意的地方。整個系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運算、環(huán)境開關(guān)量檢測、環(huán)境開關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負載電壓信號采集、負載電流信號采集、以及對信號的一階數(shù)字低通濾波。由于整個系統(tǒng)是閉環(huán)控制系統(tǒng)，要求采樣速率相當高。本系統(tǒng)采用FPGA來控制ADC，這樣就避免了高速采樣占用系統(tǒng)資源的問題，減輕了DSP的負擔。DSP可以將讀到的ADC信號做PID調(diào)節(jié)，從而產(chǎn)生PWM波來控制逆變橋的開關(guān)速率，從而達到閉環(huán)控制的目的。 最后，對數(shù)字化開關(guān)電源和模擬開關(guān)電源做了對比測試，得出了預期結(jié)論。同時也提出了一些需要改進的地方，認為該方案在其他相關(guān)行業(yè)中可以廣泛地應(yīng)用。模擬控制電路因為使用許多零件而需要很大空間，這些零件的參數(shù)值還會隨著使用時間、溫度和其它環(huán)境條件的改變而變動并對系統(tǒng)穩(wěn)定性和響應(yīng)能力造成負面影響。數(shù)字電源則剛好相反，同時數(shù)字控制還能讓硬件頻繁重復使用、加快上市時間以及減少開發(fā)成本與風險。在當前對產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來基本上達到了設(shè)計要求。能夠滿足較高精度的設(shè)計要求。但對于高精度數(shù)字化電源，系統(tǒng)還有值得改進的地方，比如改進主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統(tǒng)的精度。 本系統(tǒng)涉及電子、通信和測控等技術(shù)領(lǐng)域，將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機地結(jié)合了起來。本系統(tǒng)的設(shè)計方案不僅可以用在電源控制器上，只要是相關(guān)的領(lǐng)域都可以采用。
標簽： FPGA DSP 數(shù)字化 開關(guān)電源
上傳時間： 2013-06-21
上傳用戶：498732662
在諸多行業(yè)的材料及材料制成品中，表面缺陷是影響產(chǎn)品質(zhì)量的重要因素之一。研究具有顯微圖像實時記錄、處理和顯示功能的材料表面缺陷檢測技術(shù)，對材料的分選和材料質(zhì)量的檢查及評價具有重要的意義。 本文以聚合物薄膜材料為被測對象，研究了適用于材料表面缺陷檢測的基于現(xiàn)場可編程門陣列(FPGA)的缺陷數(shù)據(jù)實時處理技術(shù)，可實時提供缺陷顯微圖像信息，完成了對現(xiàn)有材料缺陷檢測裝置的數(shù)字化改造與性能擴展。本文利用FPGA并行結(jié)構(gòu)、運算速度快的特點實現(xiàn)了材料缺陷的實時檢測。搭建了以FPGA為核心的缺陷數(shù)據(jù)處理系統(tǒng)的硬件電路；重點針對聚合物薄膜材料缺陷信號的數(shù)據(jù)特征，設(shè)計了基于FPGA的缺陷圖像預處理方案：首先對通過CCD獲得的聚合物薄膜材料的缺陷信號進行處理，利用動態(tài)閾值定位缺陷區(qū)域，將高于閾值的數(shù)據(jù)即圖像背景信息舍棄，保留低于閾值的數(shù)據(jù)，即完整保留缺陷顯微圖像的有用信息；然后按照預先設(shè)計的封裝格式封裝缺陷數(shù)據(jù)；最后通過USB2.0接口將封裝數(shù)據(jù)傳輸至上位機進行缺陷顯微圖像重建。此方案大大減少了上傳數(shù)據(jù)量，緩解了上位機的壓力，提高了整個缺陷檢測裝置的檢測速度。本文對標準模板和聚合物薄膜材料進行了實驗驗證。實驗結(jié)果表明，應(yīng)用了基于FPGA的缺陷數(shù)據(jù)實時處理技術(shù)的CCD掃描缺陷檢測裝置可對70μm～1000μm范圍內(nèi)的缺陷進行有效檢測，實時重建的缺陷顯微圖像與實際缺陷在形狀和灰度上都有很好的一致性。
標簽： CCD 缺陷檢測 實時數(shù)據(jù) 處理技術(shù)
上傳時間： 2013-05-19
上傳用戶：Alibabgu
現(xiàn)代IC設(shè)計中，隨著設(shè)計規(guī)模的擴大和復雜度的增長，驗證成為最嚴峻的挑戰(zhàn)之一。在現(xiàn)代ASIC設(shè)計中，很難用單一的驗證方法來對復雜芯片進行有效的驗證，為了將設(shè)計錯誤減少到可接受的最小量，需要將一系列的驗證方法和工具結(jié)合起來。 在64位全定制嵌入式CPU設(shè)計過程中，使用了多種驗證技術(shù)和方法，并將FPGA驗證作為ASIC驗證的重要補充，加強了設(shè)計正確的可靠性。 論文首先介紹了64位CPU的結(jié)構(gòu)，結(jié)合選用的Xilinx的Virtex
上傳時間： 2013-04-24
上傳用戶：003030
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域，目前，常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號通過D/A轉(zhuǎn)換形成模擬量形式的信號的合成技術(shù)。主要是利用高速存儲器作查尋表，然后通過高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個典型的DDS系統(tǒng)應(yīng)包括以下三個部分：相位累加器可以時鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由ROM實現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號。 現(xiàn)場可編程門陣列(FPGA)設(shè)計靈活、速度快，在數(shù)字專用集成電路的設(shè)計中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來實現(xiàn)一個DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎(chǔ)知識如結(jié)構(gòu)特點、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點介紹DDS技術(shù)在FPGA中的實現(xiàn)方法，給出了部分VHDL源程序。采用該方法設(shè)計的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價比，電路結(jié)構(gòu)簡單等特點；接著對輸出信號頻譜進行了分析，特別是對信號的相位截斷誤差和幅度量化誤差進行了詳細的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實物照片和測試結(jié)果，并對此作了一定的分析。
上傳時間： 2013-04-24
上傳用戶：yx007699
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
