<li id="seqye"></li>
<strike id="seqye"></strike>
摘要：文中分析了功率因數校正的必要性，對有源功率因數校正主電路拓撲做了對比分析，確定本文選用無橋拓撲。分析了無橋PFC電路的原理和優缺點，可以看到無橋電路具有開關器件少，功耗低，成本小，電路體積小的優點。在控制方案選擇單周期控制，并采用Malab Simulink仿真平臺建立仿真模型，通過仿真表明，單周期控制的無橋PFC達到功率因數提高的目的。關鍵詞：功率因教校正；無橋；單周期；Matlab隨著電力電子技術的發展，電網中整流器、開關電源等非線性負載不斷增加。這些存在沖擊性的用電設備，將引起網側輸人電流發生嚴重畸變，產生大量造波污染，導致電網功率因數過低，所以提高功率因數勢在必行"早期功率因數校正采用在整流器后加濾波電感電容實現，功率因數一般只有0.6左右；在20世紀90年代，有源功率因數校正（APFC）產生，是在整流器和負載之間接入一個DC/DC開關變換器，應用電流反饋技術，使輸入端電流波形跟蹤交流輸入正弦電壓波形，可以使輸入電流波形接近正弦，功率因數可提高到0.99以上。由于該方案采用了有源器件，故稱為有源功率因數校正APFC1有源功率因數校正主電路拓撲1.1 傳統Boost拓撲傳統Boost PFC電路由整流橋和PFC組成，如圖1所示。傳統Boost PFC電路工作時通過控制開關管的動作，采用反饋來控制電流波形，這樣可以使交流網側輸入電流跟蹤輸入交流電壓而接近正弦波，來提高功率因數。但其流通路徑有3個半導體工作，當變換器功率和開關頻率提高時，系統的系統通態損耗明顯增加，整體效率低29
標簽： matlab pfc
上傳時間： 2022-06-17
上傳用戶：
近年來，隨著通信技術的迅猛發展，光纖通信己成為當今信息社會不可或缺的通信系統。光電子器件以及光模塊是光通信系統中將電信號轉換成光信號或將光信號轉換成電信號的關鍵部件，是光傳輸系統的心臟。本課題研究從有源光器件的工作特性入手，描述了光收發合一模塊的工作原理、器件結構、耦合封裝、高速數字信號布線以及各種光模塊的現狀和發展。分析了半導體激光驅動器的輸入輸出結構及其高速調制特性，并對光模塊中高速電路傳輸線理論進行了詳細的分析。本文在理論上對光有源器件的特性、光模塊以及光收發器的工藝問題作了深入的探討。對傳輸線理論作了深入的研究，并將其應用于高速電路的布線上。所研究的光模塊具有性價比高、實用性強、接口標準實用面寬的特點，并且構成了系列產品，能廣泛應用于不同的場合。
標簽： 光模塊 電路系統
上傳時間： 2022-07-09
usb的測試源碼 PDIUSBD12 是一款性價比很高的USB 器件它通常用作微控制器系統中實現與微控制器進行通信的 高速通用并行接口它還支持本地的DMA 傳輸 這種實現USB 接口的標準組件使得設計者可以在各種不同類型微控制器中選擇出最合適的微控制器 這種靈活性減小了開發的時間風險以及費用通過使用已有的結構和減少固件上的投資從而用最快捷 的方法實現最經濟的USB 外設的解決方案
標簽： USB PDIUSBD usb DMA
上傳時間： 2015-03-25
上傳用戶：曹云鵬
j2me無線學習源碼,一個無線連接的源碼,很有用的哦
標簽： j2me 無線
上傳時間： 2014-01-22
上傳用戶：cjf0304
利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點。 本設計采用自頂向下、混合輸入方式（原理圖輸入—頂層文件連接和VHDL語言輸入—各模塊程序設計）實現數字鐘的設計、下載和調試。 一、 功能說明 已完成功能 1. 完成秒／分／時的依次顯示并正確計數； 2. 秒／分／時各段個位滿10正確進位，秒／分能做到滿60向前進位； 3. 定時鬧鐘：實現整點報時，又揚聲器發出報時聲音； 4. 時間設置，也就是手動調時功能：當認為時鐘不準確時，可以分別對分／時鐘進行調整； 5. 利用多余兩位數碼管完成秒表顯示：A、精度達10ms；B、可以清零；C、完成暫停 可以隨時記時、暫停后記錄數據。 待改進功能： 1. 鬧鐘只是整點報時，不能手動設置報時時間，遺憾之一； 2. 秒表不能向秒進位，也就是最多只能記時100ms； 3. 秒表暫停記錄數據后不能在原有基礎上繼續計時，而是復位重新開始。 【注意】秒表為后來添加功能，所以有很多功能不成熟！
標簽： CPLD VHDL 芯片 時鐘源
上傳時間： 2014-01-02
上傳用戶：LIKE
關于單總線的ds18b20測溫器件的一些資料和源碼（含匯編和c).
標簽： 18b b20 ds 18
上傳時間： 2016-04-10
上傳用戶：sjyy1001
CRC校驗并行實現,Verilog源碼.8位數據輸入,實現速度快,適用與各種類型的器件.
標簽： Verilog CRC 并行 器件
上傳時間： 2016-04-13
上傳用戶：標點符號
這是個電子鐘標準版的程序源碼,用8255,8253,8259器件設計實現.可以值得一用.
標簽： 8255 8253 8259 電子鐘
上傳時間： 2016-07-23
上傳用戶：上善若水
SDRAM器件mt48lc4m16.v源碼，是一個功能的verilog代碼。
標簽： SDRAM 48 16 mt
上傳時間： 2016-08-22
上傳用戶：myworkpost
利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點
上傳時間： 2013-12-26
上傳用戶：qwe1234
蟲蟲下載站版權所有 京ICP備2021023401號-1
